[发明专利]一种高性能近似Booth乘法器及计算方法

说明书

本发明提出了一种高性能近似Booth乘法器及计算方法，该近似Booth乘法器包括：部分积生成模块、近似压缩树模块和进位加法器模块；部分积生成模块是由Booth编码器构成，乘数的每相邻三位与被乘数的每一位通过Booth编码器编码得到对应的部分积；近似压缩树模块包括精确化简单元和近似化简单元，精确化简单元用于部分积压缩树的高有效位，近似化简单元用于部分积压缩树的低有效位；进位加法器模块用于化简近似压缩树模块输出信号得到所求的二进制结果。本发明的精确度相对较高，同时本发明在面积、延时和功耗方面极大地节省Booth乘法器的硬件开销。

技术领域

本发明属于集成电路技术领域，具体的说是一种高性能近似Booth乘法器及计算方法。

背景技术

近年来我国大力投资发展集成电路相关产业，社会各界人士主动了解相关时事，大多数人对集成电路有一个简单的基本认知，同时也了解到当今我国集成电路相关产业的薄弱。集成电路作为现阶段多媒体、计算机技术、通信技术的核心之一，因此其研究潜力巨大，是一项当之无愧的高成长性技术。

集成电路的发展自第一块硅集成电路出世至今，后摩尔时代到来，半导体工艺迅速发展，如今集成电路的特征尺寸仅为7nm，等比例缩小定律逐渐走向终点，通过减小特征尺寸来提升集成电路性能更加困难。同时，物联网的迅速发展，大数据时代来临，大规模数据处理转移至云端。一些应用中大规模数据的处理已经由精确计算转变为有效处理，大部分情况下这类应用仅需要一个足够好的计算结果，能够满足用户需要即可。紧接着边缘计算技术得到突破，又使得数据处理更靠近用户，信息交流更为快捷，减少云端计算负荷的同时也带了一个问题：边缘计算的终端设备供电限制。由于边缘计算的终端大多数为移动设备，其供电受到限制，因此设备的功耗问题尤为突出。

发明内容

本发明是为了解决上述现有技术存在的不足之处，提出一种高性能近似Booth乘法器及计算方法，以期能在降低近似Booth乘法器的功耗开销和面积开销的同时明显提高精确度。

本发明为达到上述发明目的，采用如下技术方案：

本发明一种高性能近似Booth乘法器的特点包括：部分积生成模块、近似压缩树模块和进位加法器模块；

所述部分积生成模块是由Booth编码器构成的，并用于将n位乘数的每相邻三位与n位被乘数的每一位进行编码操作后得到n×n/2个部分积，所述n×n/2个部分积按照n/2行、2n-1列的约简树进行排列，得到部分积约简树；

所述近似压缩树模块包括精确化简单元和近似化简单元；

所述精确化简单元利用精确4-2压缩器和全加器对所述部分积约简树中最高有效位的n+1列的部分积进行化简操作，得到相对应的精确化简结果；

所述近似化简单元利用近似4-2压缩器和或门对所述部分积约简树中最低有效位的n-2列的部分积进行化简操作，得到相对应的近似化简结果；

所述进位加法器模块是由n+1个全加器和2个半加器组成，并用于对所述精确化简结果和所述近似化简结果进行化简操作，从而得到所求的二进制乘积结果。

本发明所述的高性能近似Booth乘法器的特点也在于：

所述近似Booth编码器是由2个反相器、5个二输入的与门以及1个三输入的或门组成，并依次为：第一反相器、第二反相器，二输入的第一与门、第二与门、第三与门、第四与门和第五与门以及三输入的第一或门；

所述近似Booth编码器的第一输入端是由第一与门的第一输入端、第三与门的第二输入端和第二反相器的输入端相互连接而成的；

所述近似Booth编码器的第二输入端是由第一反相器的输入端和第五与门的第一输入端相互连接而成的；

所述近似Booth编码器的第三输入端是由第二与门的第二输入端构成的；