[发明专利]一种高性能近似Booth乘法器及计算方法

权利要求书

1.一种高性能近似Booth乘法器，其特征包括：部分积生成模块、近似压缩树模块和进位加法器模块；

所述部分积生成模块是由近似Booth编码器构成的，并用于将n位乘数的每相邻三位与n位被乘数的每一位进行编码操作后得到n×n/2个部分积，所述n×n/2个部分积按照n/2行、2n-1列的约简树进行排列，得到部分积约简树；

所述近似压缩树模块包括精确化简单元和近似化简单元；

所述精确化简单元利用精确4-2压缩器和全加器对所述部分积约简树中最高有效位的n+1列的部分积进行化简操作，得到相对应的精确化简结果；

所述近似化简单元利用近似4-2压缩器和或门对所述部分积约简树中最低有效位的n-2列的部分积进行化简操作，得到相对应的近似化简结果；

所述进位加法器模块是由n+1个全加器和2个半加器组成，并用于对所述精确化简结果和所述近似化简结果进行化简操作，从而得到所求的二进制乘积结果；

所述近似Booth编码器是由2个反相器、5个二输入的与门以及1个三输入的或门组成，并依次为：第一反相器、第二反相器，二输入的第一与门、第二与门、第三与门、第四与门和第五与门以及三输入的第一或门；

所述近似Booth编码器的第一输入端是由第一与门的第一输入端、第三与门的第二输入端和第二反相器的输入端相互连接而成的；

所述近似Booth编码器的第二输入端是由第一反相器的输入端和第五与门的第一输入端相互连接而成的；

所述近似Booth编码器的第三输入端是由第二与门的第二输入端构成的；

所述近似Booth编码器的第四输入端是由第四与门的第二输入端构成的；

所述第二与门的第一输入端连接所述第一与门的输出端；所述第一或门的第一输入端连接所述第二与门的输出端；所述第一与门的第二输入端连接所述第一反相器的输出端；所述第三与门的第一输入端连接所述第一反相器的输出端；所述第四与门的第一输入端连接所述第三与门的输出端；所述第一或门的第二输入端连接所述第四与门的输出端；所述第五与门的第二输入端连接所述第二反相器的输出端；所述第一或门的第三输入端连接所述第五与门的输出端；

所述近似Booth编码器的输出端为第一或门的输出端；

所述近似4-2压缩器是由2个反相器、1个二输入的与门、2个三输入的与门、1个三输入的或门以及1个二输入的或门组成，并依次为：第三反相器和第四反相器，二输入的第六与门，三输入的第七与门和第八与门，二输入的第二或门以及三输入的第三或门；

所述近似4-2压缩器的第一输入端是由第六与门的第一输入端、第七与门的第一输入端和第八与门的第二输入端相互连接而成的；

所述近似4-2压缩器的第二输入端是由第六与门的第二输入端构成的；

所述近似4-2压缩器的第三输入端是由第三反相器的输入端、第二或门的第二输入端和第七与门的第三输入端相互连接而成的；

所述近似4-2压缩器的第四输入端是由第七与门的第二输入端、第四反相器的输入端和第二或门的第一输入端相互连接而成的；

所述第三或门的第一输入端连接所述第六与门的输出端；所述第三或门的第二输入端连接所述第七与门的输出端；所述第八与门的第一输入端连接所述第三反相器的输出端；所述第八与门的第三输入端连接所述第四反相器的输出端；所述第三或门的第三输入端连接所述第八与门的输出端；

所述近似4-2压缩器的第一输出端为第三或门的输出端；

所述近似4-2压缩器的第二输出端为第二或门的输出端。

2.一种实现权利要求1所述的高性能近似Booth乘法器的计算方法，其特征是按如下步骤进行：

步骤一：近似Booth编码器的组建：

按照式(1)所示的近似Booth编码器的计算公式，使用2个反相器、5个二输入的与门以及1个三输入的或门组建近似Booth编码器：

式(1)中，Z1为n位被乘数中的一位，Y1、Y2和Y3为n位乘数的相邻三位，且Z1、Y1、Y2和Y3分别为近似Booth编码器的四个输入，PP为近似Booth编码器的输出；

步骤二：部分积的生成：

由近似Booth编码器将n位乘数的每相邻三位与n位被乘数的每一位进行编码操作得到对应的部分积，从而产生n×n/2个部分积，由n×n/2个部分积排列组成n/2行、2n-1列的部分积约简树；

步骤三：近似4-2压缩器的组建：

按照式(2)所示的近似4-2压缩器的计算公式，使用2个反相器、2个三输入的与门、1个二输入的与门、1个二输入的或门以及1个三输入的或门组建近似4-2压缩器：

式(2)中，X1、X2、X3和X4分别为近似4-2压缩器的四个输入，Sum、Carry分别为近似4-2压缩器的第一输出和第二输出；

步骤四：部分积约简树的压缩化简：

将部分积约简树最高有效的列定义为部分积约简树的第1列，将部分积约简树的第1列到第n+2列定义为精确化简阵列，将部分积约简树的第n+3列到第2n-1列定义为近似化简阵列；

对所述精确化简阵列的每一列部分积使用精确4-2压缩器和全加器进行化简，从而得到相对应的精确化简结果；

对所述近似化简阵列的每一列部分积使用近似4-2压缩器和或门进行化简，从而得到相对应的近似化简结果；

步骤五：二进制乘积结果的生成：

由n+1个全加器和2个半加器组成的进位加法器模块对所述精确化简结果和所述近似化简结果进行化简操作，从而得到所求的二进制乘积。