[发明专利]垂直存储器件

权利要求书

1.一种半导体器件，包括：

衬底；

第一层堆叠，其包括同层设置的源连接层和源牺牲层，所述第一层堆叠沿垂直于所述衬底的主表面的第一方向设在所述衬底上；

沟道结构，其被配置为沿所述第一方向延伸到所述第一层堆叠中；以及

伪沟道结构，其形成于阶梯区域中，形成于所述第一层堆叠中的屏蔽结构包围所述源牺牲层和至少部分伪沟道结构以支撑所述第一层堆叠。

2.根据权利要求1所述的半导体器件，其中：所述源连接层被形成在所述第一层堆叠与所述衬底之间。

3.根据权利要求1所述的半导体器件，其中：所述屏蔽结构由对于所述源牺牲层的材料具有显著刻蚀速率选择性的材料形成。

4.根据权利要求1所述的半导体器件，其中：

第二层堆叠包括栅极层和绝缘层，所述栅极层和所述绝缘层被交替地堆叠在所述第一层堆叠上；以及

所述沟道结构沿所述第一方向延伸到所述第一层堆叠和所述第二层堆叠中。

5.根据权利要求1所述的半导体器件，其中：所述第一层堆叠包括栅极层和绝缘层，所述栅极层和所述绝缘层是交替地堆叠的。

6.根据权利要求1所述的半导体器件，其中

所述屏蔽结构被设置在两个相邻的栅线切割结构之间。

7.根据权利要求1所述的半导体器件，其中

所述屏蔽结构在所述沟道结构被设置的核心区域中包括非封闭部分。

8.根据权利要求7所述的半导体器件，其中：

所述屏蔽结构的所述非封闭部分具有与阶梯区域中的所述屏蔽结构的封闭部分相同的高度。

9.根据权利要求1所述的半导体器件，其中，所述沟道结构至少包括沿所述第一方向延伸的电荷存储层、隧穿绝缘层和半导体层。

10.根据权利要求1所述的半导体器件，其中，所述伪沟道结构位于阶梯区域中。

11.根据权利要求1所述的半导体器件，其中，所述屏蔽结构贯穿所述第一层堆叠直至所述衬底。

12.根据权利要求1所述的半导体器件，其中，所述屏蔽结构贯穿所述源连接层。

13.一种半导体器件，包括：

衬底；

第一层堆叠，其包括一个或多个源连接层、栅极层和绝缘层，以及与源连接层同层设置的源牺牲层，所述第一层堆叠沿垂直于所述衬底的主表面的第一方向设在所述衬底上，所述源连接层和所述绝缘层是交替地堆叠的；

沟道结构，其被配置为沿所述第一方向延伸到所述第一层堆叠中，所述沟道结构包括与所述第一层堆叠中的所述源连接层接触的沟道层；以及

屏蔽结构，其被形成在整个的所述第一层堆叠中，所述屏蔽结构包围所述源牺牲层的层堆叠以支撑所述第一层堆叠。

14.根据权利要求13所述的半导体器件，其中：所述源连接层被形成在所述第一层堆叠与所述衬底之间。

15.根据权利要求13所述的半导体器件，其中：所述屏蔽结构由对于所述源牺牲层的材料具有显著刻蚀速率选择性的材料形成。

16.根据权利要求13所述的半导体器件，其中：

所述屏蔽结构被配置为包围一个或多个伪沟道结构。

17.根据权利要求13所述的半导体器件，其中

所述屏蔽结构被设置在两个相邻的栅线切割结构之间。