[发明专利]改善栅漏电荷的沟槽型功率半导体器件及其制备方法

说明书

本发明涉及一种沟槽型功率半导体器件及其制备方法，尤其是一种改善栅漏电荷的沟槽型功率半导体器件及其制备方法。在元胞沟槽内设置上部绝缘栅氧化层以及下部绝缘栅氧化层，上部绝缘栅氧化层的厚度小于下部绝缘栅氧化层的厚度，通过上部绝缘栅氧化层厚度能使得阀值电压能够满足沟槽栅功率半导体器件的正常工作要求，保证功率半导体器件正常的开关动作，通过下部绝缘栅氧化层能有效降低米勒电容，改善栅漏电荷，并能提高功率半导体器件的可靠性。

技术领域

本发明涉及一种沟槽型功率半导体器件及其制备方法，尤其是一种改善栅漏电荷的沟槽型功率半导体器件及其制备方法。

背景技术

随着半导体集成电路的不断发展，芯片尺寸不断缩小，工作电压也越来越小，因此，对电源管理的要求越来越高，尤其是低压直流-直流降压转换的效率。高效率小体积开关模式的电源运用普及，在PC、笔记本电脑领域，同时电动车、油电混合车(新能源车)、快速充电、无线充电等领域应用也正在快速兴起。几乎所有的这些领域使用的电源，都会用到功率MOSFET，而沟槽功率MOSFET器件则是这个大家庭的重要成员之一。沟槽功率MOSFET器件能够在节省器件面积的同时也能得到较低的导通电阻，因而具备较低的导通损耗。但是随着器件元胞密度的逐渐增加，沟道面积的增加，从而导致栅极电荷增大，从而影响器件的高频特性及开关损耗。

众所周知，功率MOSFET产品在应用中，器件本身的功率损耗由导通损耗及开关损耗两部分组成，而在高频的工作环境中，功率损耗主要为开关损耗，开关损耗主要由器件栅氧电荷Qg决定。栅氧电荷Qg包括栅源电荷Qgs和栅漏电荷Qgd，功率MOSFET管在开和关两种状态转换时，栅漏电荷Qgd的电压变化远大于栅源电荷Qgs上的电压变化，所以栅漏电荷Qgd对开关损耗影响较大。

对于高频工作的功率MOSFET器件，需要更关心如何减小栅漏电荷Qgd来改善器件的开关特性。通常情况下，为了降低器件在高频工作环境中的开关损耗，需要降低栅漏电荷Qgd，但也会导致器件特征导通电阻Rsp增大，即导通损耗增大。因此，在不损失导通电阻、电流能力的前提下，如何降低栅漏电荷Qgd显得极为重要，也是目前的难题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种改善栅漏电荷的沟槽型功率半导体器件及其制备方法，其在元胞沟槽内设置上部绝缘栅氧化层以及下部绝缘栅氧化层，通过下部绝缘栅氧化层能有效降低米勒电容，改善栅漏电荷，并能提高功率半导体器件的可靠性。

按照本发明提供的技术方案，所述改善栅漏电荷的沟槽型功率半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板的有源区以及位于所述有源区外圈的终端保护区；在所述半导体器件的截面上，半导体基板具有第一主面以及与所述第一主面相对应的第二主面，在所述第一主面与第二主面间包括第一导电类型衬底以及邻接所述第一导电类型衬底的第一导电类型外延层，在第一导电类型外延层内的上部设置第二导电类型阱层；有源区内包括若干有源元胞，所述有源元胞采用沟槽结构；

有源元胞包括元胞沟槽，所述元胞沟槽位于第二导电类型阱层内，且元胞沟槽的槽底位于所述第二导电类型阱层下方的第一导电类型外延层内；在元胞沟槽内设置沟槽栅结构，所述沟槽栅结构包括沟槽栅绝缘氧化层以及填充在所述元胞沟槽内的栅极导电多晶硅，栅极导电多晶硅通过沟槽栅绝缘氧化层与所在元胞沟槽的侧壁与底壁绝缘隔离；

所述沟槽栅绝缘氧化层包括位于下部绝缘栅氧化层以及与所述下部绝缘栅氧化层连接的上部绝缘栅氧化层，下部绝缘栅氧化层覆盖所在元胞沟槽下部的侧壁以及底壁，上部绝缘栅氧化层覆盖元胞沟槽其余的侧壁；下部绝缘栅氧化层的上端部邻近第二导电类型阱层，且所述下部绝缘栅氧化层的上端部位于第二导电类型阱层的下方，下部绝缘栅氧化层的厚度大于上部绝缘栅氧化层的厚度。

在元胞沟槽的槽口设置绝缘介质层，所述绝缘介质层覆盖在元胞沟槽的槽口并支撑在第一主面上，在绝缘介质层上设置源极金属层，所述源极金属层与第二导电类型阱层以及位于所述第二导电类型阱层内的第一导电类型源区欧姆接触；在第二导电类型阱层内，第一导电类型源区与元胞沟槽外上方的侧壁接触。