[发明专利]包含组合存储器的半导体组合件及其制造方法

说明书

本申请涉及包含组合存储器的半导体组合件及其制造方法。本文中公开了包含竖直堆叠式组合存储器装置的半导体装置及相关联的系统和方法。所述竖直堆叠式组合存储器装置包含彼此上下堆叠的至少一个易失性存储器裸片和至少一个非易失性存储器裸片。对应堆叠可以附接到控制器裸片上，所述控制器裸片配置成提供所附接的易失性和非易失性存储器裸片的接口。

相关申请的交叉引用

本申请要求2020年1月7日提交的第62/958,159号美国临时申请的权益；所述申请以全文引用的方式并入本文中。

技术领域

本发明技术涉及封装半导体组合件，例如存储器和处理器，并且数个实施例涉及包含竖直集成电路的半导体组合件。

背景技术

目前半导体制造业的趋势是制造更小更快的装置，并为计算机、蜂窝电话、寻呼机、个人数字助理和许多其它产品提供更高密度的组件。由于半导体装置/组件通常沿横向平面布置(例如，在电路板上)，因此增加密度对于为相应产品(例如，计算机、蜂窝电话等)提供增加的容量和/或功能变得至关重要。

发明内容

在一方面，本公开提供一种半导体封装，其包括：裸片堆叠，其包含彼此上下竖直堆叠的一组裸片，所述一组裸片包含：配置成在电力可用时存储易失性数据的至少一个易失性存储器裸片、配置成在电力不可用时保持非易失性(NV)数据的至少一个NV存储器裸片；以及直接附接到所述裸片堆叠上的控制器装置，所述控制器装置配置成提供到所述裸片堆叠的接口并控制所述裸片堆叠的操作。

在另一方面，本公开提供一种半导体封装，其包括：封装衬底；附接到所述封装衬底的逻辑装置；以及附接到所述封装衬底上的竖直堆叠式组合(VC)存储器装置，其中所述VC存储器装置是包含以下的裸片堆叠：至少一个动态随机存取存储器(DRAM)裸片、至少一个非易失性(NV)存储器裸片和电耦合到所述封装衬底、所述至少一个DRAM裸片和所述至少一个NV存储器裸片的控制器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操作，其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述至少一个DRAM裸片、所述至少一个NV存储器裸片和所述控制器裸片。

在另一方面，本公开提供一种半导体组合件，其包括：电耦合到组合件衬底的竖直堆叠式组合(VC)存储器装置，其中所述VC存储器装置是包含以下的裸片堆叠：至少一个动态随机存取存储器(DRAM)裸片，至少一个非易失性(NV)存储器裸片和电耦合到所述组合件衬底、所述至少一个DRAM裸片和所述至少一个NV存储器裸片的控制器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操作，其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述至少一个DRAM裸片、所述至少一个NV存储器裸片和所述控制器裸片。

在另一方面，本公开提供一种制造半导体封装的方法，所述方法包括：提供控制器裸片；将第一存储器裸片附接在所述控制器裸片上方，其中所述第一裸片包含易失性存储器单元或非易失性(NV)存储器单元中的任一者及电耦合到所述控制器裸片且远离所述控制器裸片延伸的硅穿通孔(TSV)；以及将第二存储器裸片附接在所述第一裸片上方并将其电耦合到所述第一裸片的所述TSV，其中所述第二裸片包含所述易失性存储器单元或所述NV存储器单元中的另一者。

附图说明

图1A是根据本发明技术的实施例的半导体装置组合件的俯视图。

图1B是根据本发明技术的实施例的沿图1A的线1B--1B截取的半导体装置组合件的示意性横截面图。

图2是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面图。

图3是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面图。

图4是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面图。