[发明专利]半导体器件及其制备方法

说明书

本发明公开一种半导体器件及其制备方法，半导体器件包括衬底、第一介电层、栅极结构、第二介电层、底金属层结构、金属层结构以及导电通孔，在衬底上形成多个间隔的有源区，第一介电层设于衬底上，且填充于相邻两个有源区之间，栅极结构形成在多个有源区的上方，第二介电层形成于第一介电层上方，底金属层结构形成于第二介电层内，且电连接有源区和/或栅极结构，金属层结构形成于第二介电层内，且处于底金属层结构上方，导电通孔形成于第二介电层内，且处于底金属层结构以及金属层结构之间，用以电导通底金属层结构与金属层结构，实现了金属层结构与底金属层结构的并联设置，减小了器件内的总电阻。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种半导体器件及其制备方法。

背景技术

最小化集成电路的最新趋势导致更小尺寸的器件，此时的器件内的金属互联线宽度越来越窄，标准单元面积减小，寄生电阻增大，导致芯片存在一定的压降。

发明内容

本发明的主要目的是提出一种半导体器件及其制备方法，旨在优化半导体器件的结构，以减少器件内的寄生电阻。

为实现上述目的，本发明提出一种半导体器件，包括：

衬底，在所述衬底上形成多个间隔的有源区；

第一介电层，设于所述衬底上，且填充于相邻两个所述有源区之间；

栅极结构，形成在多个所述有源区的上方；

第二介电层，形成于所述第一介电层上方；

底金属层结构，形成于所述第二介电层内；

金属层结构，形成于所述第二介电层内，且处于所述底金属层结构上方；以及，

导电通孔，形成于所述第二介电层内，且处于所述底金属层结构以及所述金属层结构之间，用以电导通所述底金属层结构与所述金属层结构。

可选地，所述底金属层结构的正垂直下方不存在有源区或栅极结构。

可选地，所述金属层结构包括零层金属线；

所述底金属层结构包括对应所述零层金属线设置的底层金属线；

所述底层金属线与所述零层金属线之间形成有所述导电通孔。

可选地，所述底层金属线与所述零层金属线之间的所述导电通孔设置多个。

可选地，所述底层金属线、所述零层金属线以及多个所述导电通孔呈对应设置为连接结构组，所述连接结构组设置多个。

可选地，所述半导体器件还包括电源轨，所述零层金属线电连接所述电源轨。

可选地，所述第一介电层设置为隔离沟槽结构；和/或，

所述第二介电层设置为层间介电层。

可选地，所述衬底为硅晶片基底、硅锗基底中的一种。

本发明还提出一种半导体器件的制备方法，包括如下步骤：

提供一衬底；

在所述衬底上形成有源区以及第一介电层；

在所述有源区的上方形成栅极结构；

在所述第一介电层以及所述栅极结构上形成第二介电层、底金属层结构、金属层结构以及导电通孔。

可选地，所述第二介电层包括底分介电层、中分介电层以及上分介电层；

所述步骤在所述第一介电层以及所述栅极结构上形成第二介电层、底金属层结构、金属层结构以及导电通孔包括：