[发明专利]包括具有六边形轮廓的晶胞的横向半导体器件

说明书

本公开涉及一种半导体器件，包括：管芯层，包括主表面；多个第一端子(101)，安装在管芯层的主表面上，第一端子形成具有六边形轮廓的晶胞的栅格，上述晶胞跨管芯层的主表面并排布置；多个第二端子(102)，安装在管芯层的主表面上，每个第二端子形成布置在相应第一端子的晶胞内的六边形轮廓；多个第三端子(103)，安装在管芯层的主表面上，每个第三端子形成为六边形并布置在相应第二端子的六边形轮廓内；以及至少两个金属化层，布置在多个第一端子、多个第二端子、以及多个第三端子上，用于接收来自多个第一端子、多个第二端子、以及多个第三端子的电流。

技术领域

本公开涉及半导体器件，特别是六边形横向半导体器件。本公开尤其涉及具有全顶面电流提取的六边形横向氮化镓增强模式高电子迁移率晶体管(Gallium-Nitrideenhancement mode High Electron Mobility Transistor，GaN-eHEMT)。该半导体器件可用作电源、汽车、LiDAR、服务器、适配器等中的功率半导体器件(power semiconductordevice)。

背景技术

如图1所示的“条带(stripe)”配置是功率半导体器件最简单、应用最广泛的布局；这要求进行仔细的终端设计。在基于pGaN的eHEMT中，这意味着：

1)pGaN条带12(形成栅极端子)需要封装源极接触头(source contact)11，以避免在条带端形成二维电子气(two-dimensional electron gas，2DEG)(否则漏极13-源极11短)。如图1的b所示，这引起pGaN条带12的强弯曲(strong bending)14从而导致电场扰动(强对称性破裂(strong symmetry rupture))。这引致泄漏增加。

2)如图1的c所示，电气地去激活(隔离)16条带端15：广泛采用的解决方案是对在终端区的AlGaN/GaN进行N2注入(永久的材料破坏以划定有源区(Active region))。这种注入通过pGaN层进行，这破坏了pGaN原子结构并潜在地造成泄漏。

以上两种解决方案都表现出电气缺点：ON和OFF两种状态下的潜在泄漏增加导致电路消耗随时间增加以及栅极随时间劣化(高温反向偏置(high temperature reversebias，HTRB)、高温栅极偏置(high temperature gate bias，HTGB)HTGB、Vth偏移等)。在ON状态下报告这样的设计/布局的具体问题(即Vth偏移和HTGB缺点)。图2示出了与由栅极端设计引起的夹断(pinch-off)属性劣化有关的这样的漏极泄漏增加的示例，其中，曲线21示出了一般晶体管的预期泄漏，而曲线22示出了在亚阈值区域中(甚至在低Vds下)的高漏源泄漏(drain to source leakage)。

发明内容

本公开的目的是提供上述问题的解决方案。因此，本公开的目的是提供减少漏极泄漏的半导体器件。

该目的通过独立权利要求的特征来实现。其他实施方式在从属权利要求、说明书、以及附图中显而易见。

本公开的基本思想是消除上述功率半导体器件的“条带”结构，并使用封闭的几何形状，即封闭的晶胞。这种颠覆性的解决方案改善了对称性，并提供了最大的能力来填充“管芯(die)”区域(通常，管芯为矩形)。从被分析的三种不同形状(见图3)可见，六边形是最优的封闭形状。为了克服栅极端的缺点，根据本公开的解决方案将条带布局改变为具有全顶面电流提取的六边形布局。下文给出了更多的细节。

根据本公开的解决方案解决了与pGaN栅极概念和标准的条带配置的组合有关的横向pGaN HEMT结构的特定缺点。六边形晶胞概念消除了“pGaN”端区(end region)并恢复了对称性。主要增益在于消除寄生泄漏(parasitic leakage)。全顶面电流提取允许克服横向器件的背面接触(沟槽蚀刻、背面光刻、双面晶圆(wafer)处理等)的技术复杂性和相关成本。