[发明专利]具有单个计数器电路的模数转换器

权利要求书

1.一种用于实现第一模拟信号电平(Vsig)与第二模拟信号电平(Vres)之间的差的计算的模数转换器(300)ADC，所述ADC(300)包括：

用于接收输入信号的至少一个输入端(311)，所述输入信号包括所述第一模拟信号电平(Vsig)和所述第二模拟信号电平(Vres)之一；

用于接收斜坡信号(Vramp)的输入端(310)；

用于接收输入时钟(CLK)的输入端(313)；

计数器(303)，其能够配置成在计数方向上进行计数，所述计数方向为第一计数方向和第二计数方向中的任意一个；

比较器(301)，其被配置成基于所述斜坡信号(Vramp)与所述输入信号的比较生成比较器输出信号；以及

控制级，其被配置成：使得所述计数器(303)能够基于所述比较器输出信号在所述第一计数方向上进行计数，以及使得所述计数器(303)能够基于所述比较器输出信号的反转在所述第二计数方向上进行计数。

2.根据权利要求1所述的ADC(300)，

其中，所述控制级被配置成在不停止所述输入时钟(CLK)的情况下在所述输入信号之一的转换期间使所述计数器(303)的计数方向反转。

3.根据权利要求1或2所述的ADC(300)，

其中，所述计数器(303，510)包括串联连接的多个触发器(511)，具体是JK触发器或T触发器。

4.根据权利要求3所述的ADC(300)，

其中，所述计数器(303，510)包括多个多路复用器单元(512)，每个多路复用器单元(512)连接在所述计数器(510)的两个连续的触发器(511)的输出端与输入端之间，

其中，所述控制级被配置成通过切换在所述触发器(511)之间的所述多路复用器单元(512)使所述计数器(510)的计数方向反转。

5.根据权利要求4所述的ADC(300)，

其中，所述控制级被配置成让所述输入时钟(CLK)的最后一个时钟周期在切换所述多路复用器单元(512)之前完全通过所述计数器(510)。

6.根据前述权利要求中的一项所述的ADC(300)，包括：

由串联连接的多个触发器(521)组成的状态机电路系统(520)。

7.根据权利要求6所述的ADC(300)，

其中，所述控制级被配置成基于所述比较器输出信号的反转来触发所述状态机电路系统(520)。

8.根据权利要求6或7所述的ADC(300)，

其中，所述状态机电路系统(520)的触发器(521)的数目根据在所述计数方向的反转之前关于稳定的计数器状态的延迟被预先确定。

9.根据权利要求6至8中的一项所述的ADC(300)，

其中，所述计数器(303)包括被配置成基于所述比较器输出信号的反转和所述状态机电路系统(520)的输出信号(SM_FINISHED)来启用所述计数器(510)的计时的时钟控制电路系统(514)，所述状态机电路系统的输出信号对稳定的计数器状态用信号通知。

10.根据权利要求6至9中的一项所述的ADC(300)，

包括用于接收反转的输入时钟(CLK_B)的输入端，所述反转的输入时钟由反相器反转、对应于所述输入时钟(CLK)。

11.根据权利要求10所述的ADC(300)，

其中，所述状态机电路系统(520)包括基于所述反转的输入时钟(CLK_B)或基于所述输入时钟(CLK)来启用所述状态机电路系统(520)的计时的时钟控制电路系统(523)。