[发明专利]多芯片器件

权利要求书

1.一种多芯片器件，其特征在于，所述多芯片器件包括：

第一芯片，所述第一芯片包括电源电路和逻辑电路；和

第二芯片，所述第二芯片耦接到所述第一芯片，所述第二芯片被配置为接收来自所述电源电路的第一电源，所述第二芯片包括第一可编程电路、第一上拉电路、和第一检测电路，所述第一检测电路被配置为检测所述第二芯片上的第一电源电压的存在，并作为响应输出第一存在信号，所述第二芯片上的所述第一电源电压是基于来自所述电源电路的所述第一电源，所述逻辑电路被配置为基于所述第一存在信号生成上拉信号，所述第一上拉电路被配置为接收所述上拉信号，并且被配置为响应于所述上拉信号上拉所述第一可编程电路的节点的电压。

2.根据权利要求1所述的多芯片器件，其特征在于，所述第一可编程电路包括配置存储器，所述配置存储器连接到施加所述第一电源电压的电源节点。

3.根据权利要求1所述的多芯片器件，其特征在于，所述第一上拉电路包括晶体管，所述晶体管连接在所述第一可编程电路的节点和电源节点之间，所述电源电路被配置为在所述电源节点上产生第二电源电压，所述晶体管具有栅极，所述栅极被连接到所述逻辑电路，并被配置为接收所述上拉信号。

4.根据权利要求1所述的多芯片器件，其特征在于：

所述第一检测电路被配置为当所述第一电源电压低于所述第二芯片的跳闸电压时，输出逻辑低值作为所述第一存在信号，并且当所述第一电源电压高于所述第二芯片的跳闸电压时，输出逻辑高值作为所述第一存在信号；和

所述逻辑电路被配置为当所述第一存在信号为逻辑低值时，输出所述逻辑低值作为所述上拉信号。

5.根据权利要求1所述的多芯片器件，其特征在于，所述第一芯片还包括第二检测电路，所述第二检测电路被配置为检测所述第一芯片上的第二电源电压的存在并且作为响应输出第二存在信号，在所述第一芯片上的所述第二电源电压是基于来自所述电源电路的所述第一电源，所述逻辑电路被配置为基于所述第一存在信号和所述第二存在信号生成所述上拉信号。

6.根据权利要求1所述的多芯片器件，其特征在于，所述多芯片器件还包括第三芯片，所述第三芯片耦接到所述第一芯片，所述第三芯片被配置为从所述电源电路接收第二电源，所述第三芯片包括第二可编程电路、第二上拉电路、和第二检测电路，所述第二检测电路被配置为检测所述第三芯片上的第二电源电压的存在并作为响应输出第二存在信号，所述第三芯片上的所述第二电源电压是基于来自所述电源电路的所述第二电源，所述逻辑电路被配置为基于所述第一存在信号和所述第二存在信号生成所述上拉信号，所述第二上拉电路被配置为接收所述上拉信号并被配置为响应于所述上拉信号上拉所述第二可编程电路的节点的电压。

7.根据权利要求1所述的多芯片器件，其特征在于：

所述第一可编程电路包括可配置互连网络和配置存储单元，每个所述配置存储单元连接到第一电源节点，其中所述第一电源电压被施加在所述第一电源节点上，每个所述配置存储单元包括存储节点，所述存储节点连接到所述可配置互连网络的相应的一个可配置电路；

所述第一检测电路连接到所述第一电源节点并且被配置为当所述第一电源节点上的所述第一电源电压低于所述第二芯片的跳闸电压时，输出逻辑低值作为所述第一存在信号，并且当所述第一电源节点上的所述第一电源电压高于所述第二芯片的跳闸电压时，输出逻辑高值作为所述第一存在信号；

所述逻辑电路被配置为当所述第一存在信号为逻辑低值时，产生所述逻辑低值作为所述上拉信号；和

所述第一上拉电路包括晶体管，所述晶体管连接在第二电源节点和在所述可配置互连网络的两个或多个所述可配置电路之间互连的相应节点之间，每个所述晶体管被配置为当所述上拉信号为逻辑低值时，将相应节点上拉到所述第二电源节点的电压。