[发明专利]晶体管及形成集成电路系统的方法

权利要求书

1.一种晶体管，其包括：

顶部源极/漏极区、底部源极/漏极区、竖直地处于所述顶部及底部源极/漏极区之间的沟道区，及以操作方式横向邻近于所述沟道区的栅极；及

所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的至少一个是结晶的，所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有晶粒具有彼此相差在0.064μm³内的平均晶体尺寸。

2.根据权利要求1所述的晶体管，其中，

所述顶部源极/漏极区在其中具有第一导电率增加的掺杂剂，所述第一导电率增加的掺杂剂的浓度使所述顶部源极/漏极区的半导体材料导电；

所述底部源极/漏极区在其中具有第二导电率增加的掺杂剂，所述第二导电率增加的掺杂剂的浓度使所述底部源极/漏极区的半导体材料导电；

与所述顶部源极/漏极区相邻的所述沟道区的上部部分在其中具有非导电浓度的所述第一导电率增加的掺杂剂；及

与所述底部源极/漏极区相邻的所述沟道区的下部部分在其中具有非导电浓度的所述第二导电率增加的掺杂剂，所述上部部分竖直地比所述下部部分厚。

3.根据权利要求1所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒的平均晶粒尺寸彼此相差在0.027μm³内。

4.根据权利要求3所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒的所述平均晶粒尺寸彼此相差在0.008μm³内。

5.根据权利要求1所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒单独地彼此具有在0.4μm内的最大穿过尺寸。

6.根据权利要求5所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒的所述最大尺寸单独地彼此相差在0.3μm内。

7.根据权利要求6所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒的所述最大尺寸单独地彼此相差在0.2μm内。

8.根据权利要求1所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒单独地具有彼此相差在0.4μm内的最小穿过尺寸。

9.根据权利要求8所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒的所述最小尺寸单独地彼此相差在0.3μm内。

10.根据权利要求9所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒的所述最小尺寸单独地彼此相差在0.2μm内。

11.根据权利要求1所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒中的至少大部分的所述平均晶粒尺寸彼此相差在0.027μm³内。

12.根据权利要求11所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒中的至少75％的所述平均晶粒尺寸彼此相差在0.027μm³内。

13.根据权利要求11所述的晶体管，其中在所述顶部源极/漏极区、所述底部源极/漏极区及所述沟道区中的所述至少一个内的所有所述晶粒中的至少大部分的所述平均晶粒尺寸彼此相差在0.001μm³内。