[发明专利]具有集成等离子体处理的束线架构

说明书

一种束线架构包括：晶片搬送腔室；真空加载锁，耦合到晶片搬送腔室以利于在大气环境与晶片搬送腔室之间传送工件；等离子体腔室，耦合到晶片搬送腔室且容纳等离子体源，以用于对工件执行等离子体预清洁工艺、等离子体增强型化学气相沉积工艺、等离子体退火工艺、预加热工艺、及刻蚀工艺中的至少一者；工艺腔室，耦合到晶片搬送腔室且适于对工件执行离子植入工艺；以及阀门，设置在晶片搬送腔室与等离子体腔室之间，以用于将等离子体腔室与晶片搬送腔室及工艺腔室密封隔绝，其中等离子体腔室内的压力与工艺腔室内的压力能够彼此独立地改变。

技术领域

本公开的实施例一般来说涉及半导体器件制作领域，且更具体来说涉及具有集成等离子体处理的束线离子植入架构。

背景技术

随着电子组件变得更小、更复杂及更强大，在这些组件中所采用的半导体器件受到与缺陷、杂质及均匀性相关的越来越严格的公差限制。当对半导体晶片执行离子植入时，晶片的结构、纯度及均匀性都可能受到离子植入之前晶片表面上的天然氧化物及有机污染物的存在以及受到离子植入之后留下的残余材料(例如残余沉积物、刻蚀/溅镀残留物及聚合物化学物质)的存在的不利影响。因此，在离子植入之前及离子植入之后从半导体晶片移除表面污染物对于优化现代应用中的性能可能是有益的或必要的。迄今为止，对以不会对晶片通量(wafer throughput)产生负面影响且不会将晶片暴露于大气(其中表面污染物可能会被引入到晶片)的高效的、有成本效益的方式执行这种移除已经提出了重大的挑战。

对于这些及其他考虑，当前的改进可能是有用的。

发明内容

提供本发明内容是为了以简化的形式介绍一系列概念。本发明内容不旨在识别所主张的主题的关键特征或必要特征，本发明内容也不旨在帮助确定所主张的主题的范围。

根据本公开实施例的束线架构的示例性实施例可包括：晶片搬送腔室；等离子体腔室，耦合到所述晶片搬送腔室且容纳等离子体源，以用于对工件执行离子植入前工艺(pre-ion implantation process)及离子植入后工艺(post-ion implantation process)中的至少一者；以及工艺腔室，耦合到所述晶片搬送腔室且适于对工件执行离子植入工艺。

根据本公开实施例的束线架构的另一示例性实施例可包括：晶片搬送腔室；真空加载锁(load-lock)，耦合到所述晶片搬送腔室，以利于在大气环境与所述晶片搬送腔室之间传送工件；等离子体腔室，耦合到所述晶片搬送腔室且容纳等离子体源，以用于对工件执行等离子体预清洁工艺(plasma pre-clean process)、等离子体增强型化学气相沉积工艺(plasma enhanced chemical vapor deposition process)、等离子体退火工艺(plasmaannealing process)、预加热工艺、及刻蚀工艺中的至少一者；工艺腔室，耦合到所述晶片搬送腔室且适于对工件执行离子植入工艺；以及阀门，设置在所述晶片搬送腔室与所述等离子体腔室之间，以用于将所述等离子体腔室与所述晶片搬送腔室及所述工艺腔室密封隔绝，其中所述等离子体腔室内的压力与所述工艺腔室内的压力能够彼此独立地改变。

根据本公开实施例的一种操作束线架构的方法的示例性实施例可包括：将工件从晶片搬送腔室移动到等离子体腔室中；对所述工件执行离子植入前工艺及离子植入后工艺中的至少一者；以及将所述工件从所述晶片搬送腔室移动到工艺腔室中且对所述工件执行离子植入工艺。

附图说明

作为实例，现在将参照附图阐述所公开的设备的各种实施例，其中：

图1是示出根据本公开束线架构的示例性实施例的平面图。

图2是示出操作图1中所示束线架构的示例性方法的流程图。

图3是示出根据本公开束线架构的另一示例性实施例的平面图。

图4是示出根据本公开束线架构的另一示例性实施例的平面图。

具体实施方式