[发明专利]用于制造压电叠堆执行器的方法和压电叠堆执行器

说明书

本发明涉及用于制造压电叠堆执行器的方法以及压电叠堆执行器，其优选根据所述方法制造。为了提高由各个执行器构建的压电叠堆执行器特别是在应用在潮湿环境中时的使用寿命，本发明提供了根据权利要求1的用于制造压电叠堆执行器(1)的方法，包括步骤：‑步骤A：提供至少两个执行器(2)，其构造为在电操控时分别产生沿着轴线(A)的挠曲。‑步骤B：联接至少两个执行器(2)以构成叠堆执行器(1)，使得执行器(2)的在电操控时产生的挠曲沿着叠堆轴线(S)叠加并且经由至少一个联接面(K)进行执行器(2)的力联接，该联接面小于执行器(1)在垂直于叠堆轴线的平面(E)上的投影面(P)。

技术领域

本发明涉及压电叠堆执行器以及用于制造压电叠堆执行器的方法。

背景技术

包括交替设置的压电层和电极的压电叠堆执行器例如由US 4，384，230、US 4，721，447已知。

US 2010/0140379 A1、US 2006/0066178 A1、JP 2006-179525 A、JP 2006-216850A、JP 2006-229068 A、US 2010/0139621 A1和US 7，309，945此外公开了例如包括一体烧结的压电层和电极的整体的块。

由WO 2003/105246 A2已知有针对性地引入的受控的预设断裂部位以防止独石执行器中的应力积累的原理。

根据作为本发明出发点的替代结构形式，压电叠堆执行器由执行器组装而成，这些执行器本身已经具有一个或多个压电陶瓷层并且优选构造为具有功能性的多层执行器，使得各个执行器的挠曲在叠堆方向上叠加并累加。与包括交替设置的压电层和电触点的整体的块不同，该所谓的芯片叠堆是粘接的，因为执行器的极化在300℃以上的温度中会消失并且因此排除了烧结。粘合导致：叠堆复合件中的执行器段通过各个执行器之间的粘合剂而沿着叠堆轴线彼此间隔开。此外，大体积执行器由于有机烧损问题而不能可靠地无缺陷地整体制造。粘合还有利于以最小化的生产时间对灵活长度的叠堆的构造。

WO 2006/100247 A1公开了多层执行器的叠堆状设置，其中，执行器通过在导热金属层上全面的粘合而连接。

在其中相邻压电层全面地连接的叠堆执行器中，在电操控时在叠堆中出现机械应力，这是因为彼此联接的压电层在其变形中相互阻碍。该问题随着叠堆高度的增大而增大。

在制造这种也称为由单层或多层执行器粘接而成的芯片叠堆的叠堆执行器时可能会发生不受控的裂纹形成。尽管单个段之前已100％极化并且功能和裂纹已经被检查，也出现这种情况。在将这些无裂纹执行器(芯片)粘合并且对其重新操控后，执行器(芯片)的外部的无源绝缘层中出现裂纹。

这些裂纹损伤执行器的抵抗力或使用寿命、特别是在潮湿环境中。在质量控制过程中，涉及的零件因此通常会被分选出并且由此导致停机成本。此外，生产计划因此变得混乱，因为导致停机的裂纹在总共数周的过程结束时才出现。

即使在出货检验中没有裂纹的执行器中，在应用条件下、特别是在动态运行中，裂纹也规律地出现在无源边缘层中。这些都以同样的方式损伤可靠性或使用寿命并且因此在极端情况下会导致昂贵的生产设施停止。静态和动态载荷的混合运行对执行器的使用寿命具有特别关键的影响。通过交变载荷促进了无源层中的裂纹，这些裂纹然后在静态运行中在执行器不自加热的情况下会由于进入的湿气而出现作为损坏机制的电迁移。

另一关键的运行模式是以低频(若干赫兹)进行的操控，其中，不发生高于执行器环境温度的自加热，并且因此在紧邻执行器的地方可能存在湿气，并且交变载荷也导致裂纹形成。

根据经验，这种裂纹的频繁性随着执行器横截面的增大而提高。

即使在其中单层执行器和接触片交替地叠堆状设置并且彼此粘合的高压执行器中，也会由于在执行器段的边缘区域中或在有源和无源区域之间的过渡部上的裂纹而发生短路。与多层执行器相比，单层执行器需要更高的电压，以便对压电陶瓷材料进行电操控以产生变形。