[发明专利]半导体装置的制造方法在审
| 申请号： | 202080007255.4 | 申请日： | 2020-02-07 |
| 公开（公告）号： | CN113302723A | 公开（公告）日： | 2021-08-24 |
| 发明（设计）人： | 吉备和雄;藤田滋继;铃木健二;冈田充弘 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/321 | 分类号： | H01L21/321;H01L21/768;H01L21/3205 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 舒艳君;王海奇 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
1.一种半导体装置的制造方法，包括：
平坦化工序，通过使在第一孔埋入有导电材料的上述基板的表面平坦化，使被埋入至上述第一孔的上述导电材料露出，其中，形成上述第一孔的区域是在层叠在基板上的绝缘膜上的区域且是被隔离膜包围的区域内；
层叠工序，在上述基板的表面层叠掩模膜；
孔形成工序，以使被埋入至上述第一孔的上述导电材料的上表面的至少一部分露出的方式，在上述掩模膜形成第二孔；
埋入工序，在上述第二孔埋入上述导电材料；以及
去除工序，去除上述掩模膜。
2.根据权利要求1所述的半导体装置的制造方法，其中，
上述导电材料是钨。
3.根据权利要求2所述的半导体装置的制造方法，其中，
在上述埋入工序中，通过层叠在上述导电材料上而未层叠在上述绝缘膜上的选择性生长，在上述第二孔埋入上述导电材料。
4.根据权利要求3所述的半导体装置的制造方法，其中，
在上述埋入工序中交替地重复如下工序：向上述基板的表面供给含钨气体的工序；以及向上述基板的表面供给含氢气体的等离子体的工序。
5.根据权利要求4所述的半导体装置的制造方法，其中，
上述含钨气体是WCl5气体、或者WCl6气体、或者WF6气体，
上述含氢气体是H2气体或者SiH4气体。
6.根据权利要求1～5中任一项所述的半导体装置的制造方法，其中，
上述孔形成工序包括：
在上述掩模膜上层叠抗蚀剂的工序；
通过使用EUV(Extreme ultraviolet lithography)光的PTD(Positive ToneDevelopment)，在上述抗蚀剂形成沿着上述第二孔的形状的开口的工序；以及
通过将形成有上述开口的上述抗蚀剂作为掩模来蚀刻上述掩模膜，在上述掩模膜形成第二孔的工序。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202080007255.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
