[发明专利]存储器件及其制造方法

说明书

一种存储器件包括：衬底；以及堆叠结构，其包括交替地布置的第一电介质层和电极层。在第一横向方向上，所述存储器件包括中间区和阵列区。在第二横向方向上，所述堆叠结构包括各自包括壁结构区的第一块存储区和第二块存储区。在所述中间区中，所述第一块存储区和所述第二块存储区的壁结构区被阶梯结构隔开。所述存储器件进一步包括：束结构，其位于所述中间区中，并且包括各自沿所述第二横向方向延伸并且连接所述第一块存储区和所述第二块存储区的所述壁结构区的至少多个分立的第一束结构；以及多个第二电介质层，其位于所述束结构中。在所述第一束结构中，所述第二电介质层是与所述第一电介质层交替的。

技术领域

概括地说，本公开内容涉及半导体制造技术领域，具体地说，涉及存储器件及其制造方法。

背景技术

随着平面闪存的发展，半导体电子器件的生产过程已经取得了巨大的进步。然而，在近年来，平面闪存的继续发展遭遇了许多挑战，诸如物理限制、现有光刻技术限制、存储电子密度限制等。在该上下文中，为了解决平面闪存遇到的困难，以及追求更低的每存储单元生产成本，包括3D或非(NOR)和3D与非(NAND)的各种三维(3D)闪存结构已经出现。

在NOR型结构的3D闪存中，在位线与地线之间并行地布置存储单元，而在NAND型结构的3D闪存中，在位线与地线之间串行地布置存储单元。具有串联结构的NAND闪存具有较低的读速度，单具有较高的写速度和擦除速度。因此，NAND闪存适于存储数据。另外，对于数据存储，NAND闪存还展现许多优点，诸如小的单元大小和大的存储容量。

一个3D NAND闪存包括多个存储阵列结构，其中，每个存储阵列结构包括布置在3D阵列中的多个存储单元。3D NAND闪存进一步包括用于在不同层处产生去往存储单元的电连接的多个阶梯结构。在许多设计中，每个阶梯结构与一个存储阵列结构相对应，并且位于该存储阵列结构的一侧处。来自阶梯结构的电连接全部向同一个方向延伸以连接存储阵列结构。在存储阵列结构中的堆叠层的数量增大时，从阶梯结构到存储阵列结构的连线的电阻增大，引起阻容(RC)延迟问题。因此，3D NAND闪存的性能可能是非期望的。

为了减小阶梯结构与相对应的存储单元之间的连线的长度，在一些设计中，将阶梯结构安排在两个存储阵列结构之间，并且来自阶梯结构的电连接可以在全部两个方向上延伸以连接存储阵列结构。因此，连线的总电阻可以是较低的，并且因此，可以抑制RC延迟问题。当在两个存储阵列结构之间形成阶梯结构时，形成在阶梯结构上的一些电连接为了电连接到两个存储结构而需要通过壁结构。然而，在3D NAND闪存中的堆叠层的数量增大时，壁结构的高度可以增大，并且因此，壁结构的崩溃对于3D NAND闪存可能变成一个问题。

所公开的存储器件和制造方法用于解决上面阐述的一个或多个问题以及本领域中的其它问题。

发明内容

本公开内容的一个方面提供一种存储器件。所述存储器件包括：衬底；以及堆叠结构，其包括交替地布置在所述衬底上的多个第一电介质层和多个电极层。在关于所述衬底的第一横向方向上，所述存储器件包括阵列区和布置在所述阵列区之间的中间区。在关于所述衬底的第二横向方向上，所述堆叠结构包括各自包括壁结构区的第一块存储区和第二块存储区。在所述中间区中，所述第一块存储区和所述第二块存储区的壁结构区被阶梯结构隔开。所述存储器件进一步包括：束结构，其位于所述中间区中，并且包括各自沿所述第二横向方向延伸并且连接所述第一块存储区和所述第二块存储区的所述壁结构区的至少多个分立的第一束结构；以及多个第二电介质层，其位于所述束结构中。在所述多个分立的第一束结构中，所述多个第二电介质层是与所述多个第一电介质层交替的。