[发明专利]具有背面互连结构的三维存储器件

说明书

公开了3D存储器件及其形成方法的实施例。在示例中，3D存储器件包括：衬底；在衬底上方包括交错的导电层和电介质层的存储堆叠层；均垂直地延伸穿过存储堆叠层的多个沟道结构；在多个沟道结构上方并与之接触的半导体层；在存储堆叠层上方并与半导体层接触的多个源极触点；穿过半导体层的多个触点；以及在平面视图中包括源极线网格的在半导体层上方的背面互连层。多个源极触点分布在源极线网格下方并与之接触。多个触点中的第一组分布在源极线网格下方并与之接触。

相关申请的交叉引用

本申请要求于2020年4月14日提交的标题为“具有背面源极触点的三维存储器件(THREE-DIMENSIONAL MEMORY DEVICE WITH BACKSIDE SOURCE CONTACT)”的国际申请NO.PCT/CN2020/084600、以及于2020年4月14日提交的标题为“用于形成具有背面源极触点的三维存储器件的方法(METHOD FOR FORMING THREE-DIMENSIONAL MEMORY DEVICE WITHBACKSIDE SOURCE CONTACT)”的国际申请NO.PCT/CN2020/084603的优先权的权益，两者的全部内容均通过引用并入本文。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改善工艺技术、电路设计、编程算法、和制造工艺将平面存储单元缩放到较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制通往和来自存储阵列的信号的外围器件。

发明内容

本文公开了3D存储器件及其形成方法的实施例。

在一个示例中，3D存储器件包括：衬底；在衬底上方包括交错的导电层和电介质层的存储堆叠层；均垂直地延伸穿过存储堆叠层的多个沟道结构；在多个沟道结构上方并与之接触的半导体层；在存储堆叠层上方并与半导体层接触的多个源极触点；穿过半导体层的多个触点；以及在平面视图中包括源极线网格的在半导体层上方的背面互连层。多个源极触点分布在源极线网格下方并与之接触。多个触点中的第一组分布在源极线网格下方并与之接触。

在另一个示例中，3D存储器件包括：衬底；在衬底上方包括交错的导电层和电介质层的存储堆叠层；均垂直地延伸穿过存储堆叠层的多个沟道结构；在多个沟道结构上方并与之接触的半导体层；与半导体层接触的多个源极触点；以及在平面视图中包括源极线网格的在半导体层上方的背面互连层。沟道结构中的每个在源极触点中的相应一个下方并与之横向对准。源极线网格在源极触点中的每个上方并与之接触。

在又一个示例中，公开了用于形成3D存储器件的方法。在第一衬底上形成外围电路。在第二衬底的正面上形成均垂直地延伸穿过存储堆叠层的多个沟道结构。以面对面的方式键合第一衬底和第二衬底，使得沟道结构在外围电路上方。将第二衬底减薄。形成穿过减薄的第二衬底的多个触点和与减薄的第二衬底接触的多个源极触点。在减薄的第二衬底的背面上形成源极线网格，使得源极线网格在多个触点中的第一组和多个源极触点上方并与之接触。

附图说明

被并入到本文并形成说明书一部分的附图示出了本公开的实施例，并且附图与说明书一起进一步用于解释本公开的原理并使相关领域中的技术人员能够制作和使用本公开。

图1示出了根据本公开的一些实施例的具有中心阶梯区域的示例性3D存储器件的横截面的平面视图。

图2A示出了根据本公开的一些实施例的具有背面互连结构的示例性3D存储器件的横截面的平面视图。

图2B示出了根据本公开的一些实施例的具有背面互连结构的另一个示例性3D存储器件的横截面的平面视图。