[实用新型]芯片封装结构及存储器

说明书

本实用新型公开一种芯片封装结构，包括PCB基板和位于所述PCB基板上且从下至上依次设置的DRAM芯片晶圆组、FOW层及FLASH芯片晶圆组，其中，所述DRAM芯片晶圆组包括从下至上依次错位堆叠的第一DRAM芯片晶圆、第二DRAM芯片晶圆、第三DRAM芯片晶圆和第四DRAM芯片晶圆，所述FLASH芯片晶圆组包括从下至上错位堆叠的第一FLASH芯片晶圆和第二FLASH芯片晶圆，各相邻DRAM芯片晶圆以及各相邻FLASH芯片晶圆之间设有第一垫层；所述FOW层与所述DRAM芯片晶圆组错位设置以构成位于所述FOW层与PCB基板之间的悬空区域，所述悬空区域内设置有位于所述PCB基板上、用于支撑所述FOW层的垫片。本实用新型的芯片封装结构封装操作条件稳定可靠，并且有助于降低成本，提升存储产品质量以及数据传输的稳定性。

技术领域

本实用新型涉及芯片封装技术领域，特别涉及一种芯片封装结构及存储器。

背景技术

现代便捷式电子产品对微电子封装提出了更高的要求，其对更轻、更薄、更小、高可靠性、低功耗的不断追求，推动着微电子封装朝着密度更高的三维立体封装方式发展。

其中，多芯片堆叠技术是三维立体封装的基本工作，特别是针对存储类产品，多层芯片堆叠技术决定了产品尺寸能够缩小的程度以及产品元件的集成度。

在目前现有的芯片封装结构内，不同规格、类型、大小的芯片晶圆互相堆叠，位于上层位置的芯片晶圆一般呈悬空状态，因芯片晶圆较薄的原因，在做打线操作时，芯片晶圆碎裂的概率较大，封装操作条件不够稳定、不够可靠；此外，若芯片晶圆之间间距过大，由于金线非常细，在打线时也会容易发生金线断裂，即使打线成功，过长的金线会使得成本增加，以及在后续的封装过程中也会因外力原因而更为容易断裂；若芯片晶圆之间间距过小，金线上所形成的弧度部分易碰触到上方芯片晶圆而出现短路的情况，影响存储产品质量以及数据传输的稳定性。

实用新型内容

本实用新型的主要目的是提出一种芯片封装结构，旨在解决背景技术中所存在的技术问题。

为实现上述目的，本实用新型提出一种芯片封装结构，该芯片封装结构包括PCB基板和位于所述PCB基板上且从下至上依次设置的DRAM芯片晶圆组、FOW层及FLASH芯片晶圆组，其中，

所述DRAM芯片晶圆组包括从下至上依次错位堆叠的第一DRAM芯片晶圆、第二DRAM芯片晶圆、第三DRAM芯片晶圆和第四DRAM芯片晶圆，所述FLASH芯片晶圆组包括从下至上错位堆叠的第一FLASH芯片晶圆和第二FLASH芯片晶圆，各相邻DRAM芯片晶圆以及各相邻FLASH芯片晶圆之间设有第一垫层；

所述FOW层与所述DRAM芯片晶圆组错位设置以构成位于所述FOW层与PCB基板之间的悬空区域，所述悬空区域内设置有位于所述PCB基板上、用于支撑所述FOW层的垫片。

优选地，各DRAM芯片晶圆的上表面设有若干显露于其错位位置处的第一端口，所述第二DRAM芯片晶圆与所述第一DRAM芯片晶圆以及所述第三DRAM芯片晶圆与所述第二DRAM芯片晶圆的错位方向为第一方向，所述第四DRAM芯片晶圆与所述第三芯片晶圆的错位方向为与所述第一方向相反的第二方向，其中，

所述第二DRAM芯片晶圆与所述第一DRAM芯片晶圆的第一端口之间的错位距离为0.15mm～0.25mm，所述第三DRAM芯片晶圆与所述第二DRAM芯片晶圆的第一端口之间的错位距离为0.1mm～0.2mm，所述第四DRAM芯片晶圆与所述第三DRAM芯片晶圆的第一端口之间的错位距离为0.15mm～0.25mm。

优选地，各FLASH芯片晶圆的上表面设有若干显露于其错位位置处的第二端口，所述第二FLASH芯片晶圆与所述第一FLASH芯片晶圆的错位方向为与所述第一方向和第二方向水平垂直的第三方向，其中，

所述第二FLASH芯片晶圆与所述第一FLASH芯片晶圆的第二端口之间的错位距离为0.2mm～0.3mm。