[实用新型]一种输出驱动电路和输出驱动器

权利要求书

1.一种输出驱动电路，其特征在于，包括：

总线保持单元，包括至少一组首尾相接的反相器，用于对接入的输入信号进行电平保持，形成输入保持信号，

第一延迟单元，包括第一反相器组和第二反相器组，用于对所述输入保持信号进行延迟，输出第一延迟信号和第二延迟信号，其中，所述第一反相器组包括一个或多个串联连接的第一反相器，所述第二反相器组包括多个串联连接的第二反相器，其中所述第一反相器的数量小于所述第二反相器的数量且二者的差值为奇数，

锁存单元，包括SR锁存器，用于对所述第一延迟信号和所述第二延迟信号进行锁存，输出第一锁存信号和第二锁存信号，

第二延迟单元，包括第三反相器组和第四反相器组，分别用于对所述第一锁存信号和所述第二锁存信号进行延迟，生成第三延迟信号和第四延迟信号，其中所述第三反相器组包括多个串联连接的第三反相器，所述第四反相器组包括一个或多个串联连接的第四反相器，所述第四反相器的数量小于所述第三反相器的数量且二者的差值为奇数，

输出单元，包括第一晶体管和第二晶体管，用于基于所述第三延迟信号和所述第四延迟信号的控制产生输出驱动信号。

2.根据权利要求1所述的输出驱动电路，其特征在于，所述输出单元包括第一输出驱动单元和第二输出驱动单元，所述第一输出驱动单元和所述第二输出驱动单元的第一端分别用于接入所述第三延迟信号和所述第四延迟信号，第二端分别用于接入第一电源信号和第二电源信号，第三端相互连接作为输出端，其中：

所述第一输出驱动单元包括N路并联连接的第一输出驱动子单元，每路第一输出驱动子单元包括串联连接的第五反相器组和所述第一晶体管，第n路第一输出驱动子单元中的第五反相器组具有串联连接的i_n个第五反相器；

所述第二输出驱动单元包括N路并联连接的第二输出驱动子单元，每路第二输出驱动子单元包括串联连接的第六反相器组和所述第二晶体管，第n路第二输出驱动子单元中的第六反相器组具有串联连接的i_n个第六反相器，

其中，N为正整数，N≥2，n∈[1,2,…N]，i₁～i_N分别为奇数或者i₁～i_N分别为偶数，i_ni_n-1。

3.根据权利要求2所述的输出驱动电路，其特征在于，所述SR锁存器由与非门构成或者由或非门构成；

当所述SR锁存器由与非门构成时，所述第三反相器的数量与所述第n路第一输出驱动子单元中第五反相器的数量之和为偶数，所述第四反相器的数量与所述第n路第二输出驱动子单元中第六反相器的数量之和为奇数；

当所述SR锁存器由或非门构成时，所述第三反相器的数量与所述第n路第一输出驱动子单元中第五反相器的数量之和为奇数，所述第四反相器的数量与所述第n路第二输出驱动子单元中第六反相器的数量之和为偶数。

4.根据权利要求2所述的输出驱动电路，其特征在于，所述第五反相器组和所述第六反相器组均具有第一端和第二端，所述第一晶体管和所述第二晶体管均具有第一端、第二端和控制端，

在所述第一输出驱动单元中，所述第五反相器组的第一端用于接入所述第三延迟信号，所述第五反相器组的第二端与所述第一晶体管的控制端连接，所述第一晶体管的第一端用于接入所述第一电源信号，所述第一晶体管的第二端作为输出端；

在所述第二输出驱动单元中，所述第六反相器组的第一端用于接入所述第四延迟信号，所述第六反相器组的第二端与所述第二晶体管的控制端连接，所述第二晶体管的第一端用于接入所述第二电源信号，所述第二晶体管的第二端作为输出端。