[实用新型]一种耐高压屏蔽栅功能MOSFET芯片

说明书

本实用新型属于半导体技术领域，提供一种耐高压屏蔽栅功能MOSFET芯片，包括N+衬底层，在所述N+衬底层上方设有N‑型基区层，在所述N‑型基区层上方嵌入有两个P型基区，在每个所述P型基区上方嵌入有两个N+集电区，屏蔽栅设置在两个所述P型基区之间深入所述N‑型基区层内部，其特征在于：所述屏蔽栅覆盖沟槽薄氧，所述沟槽薄氧内部设置有连栅极多晶硅，所述连源极多晶硅覆盖有沟槽厚氧，所述沟槽厚氧、沟槽薄氧底部设置P+型基区，所述P+型基区外部设置有P‑型包围层。能够增大了器件的击穿电压，降低了导通电阻，且有助于功能MOSFET芯片的耐高压程度。

技术领域

本实用新型属于半导体技术领域，尤其涉及一种耐高压屏蔽栅功能 MOSFET芯片。

背景技术

功率MOS场效应晶体管，即以金属层(M)的栅极隔着氧化层(O)利用电场的效应来控制半导体(S)的场效应晶体管。VDMOSFET(高压功率MOSFET)可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻相互矛盾。可见，现有技术中存在，耐高压能力低的问题。

实用新型内容

本实用新型实施例提供一种耐高压屏蔽栅功能MOSFET芯片，有利于提高功能MOSFET芯片的耐高压性能。

本实用新型实施例提供一种耐高压屏蔽栅功能MOSFET芯片，包括N+衬底层，在所述N+衬底层上方设有N-型基区层，在所述N-型基区层上方嵌入有两个P型基区，在每个所述P型基区上方嵌入有两个N+集电区，屏蔽栅设置在两个所述P型基区之间深入所述N-型基区层内部，所述屏蔽栅覆盖沟槽薄氧，所述沟槽薄氧内部设置有连栅极多晶硅，所述连栅极多晶硅覆盖有沟槽厚氧，所述沟槽厚氧、沟槽薄氧底部设置P+型基区，所述P+型基区外部设置有P-型包围层。

更进一步地，所述P-型包围层将所述P+型基区进行包围。

更进一步地，源极电极设置在所述P型基区上并连通所述P型基区上的两个所述N+集电区，漏极电极和N+衬底连接，所述屏蔽栅设置在两个所述P型基区之间深入所述N-型基区层内部。

更进一步地，在连接所述源极电极之外的P型基区表面、N-型基区表面覆盖有二氧化硅绝缘层。

更进一步地，在两个所述P型基区的外侧各设置有一个贯穿二氧化硅绝缘层抵达所述P型基区表面的源极电极凸起。

更进一步地，所述源极电极凸起下方垂直设置贯穿所述P型基区抵达所述 N-型基区内部的连源极多晶硅。

更进一步地，所述沟槽薄氧内部还设置有栅极多晶硅。

更进一步地，在所述P+型基区和所述P型基区之间的所述屏蔽栅周围设置有N-型浮空层。

本实用新型所达到的有益效果：本实用新型中所述屏蔽栅覆盖沟槽薄氧，所述沟槽薄氧内部设置有连栅极多晶硅，所述连栅极多晶硅覆盖有沟槽厚氧，所述沟槽厚氧、沟槽薄氧底部设置P+型基区，所述P+型基区外部设置有P-型包围层。由于采用在沟槽内引入了两个垂直的多晶场板，这不仅使得器件在漂移区内引入了两个新的电场峰值，增大了器件的击穿电压，而且使得器件垂直多晶场板周围形成了一层浓度更大的积累层，降低了导通电阻；且将P+型基区设置为掺杂浓度高，P-型包围层掺杂浓度比较低的构造，提高了功能MOSFET 芯片的耐高压程度。

附图说明

图1是本实用新型实施例提供的一种耐高压屏蔽栅功能MOSFET芯片的示意图。

其中，1、N+衬底层，2、N-型基区层，3、P型基区，4、N+集电区，5、屏蔽栅，6、沟槽薄氧，7、沟槽厚氧，8、P+型基区，9、P-型包围层，10、源极电极，11、漏极电极，12、连源极多晶硅，13、栅极多晶硅，14、N-型浮空层。

具体实施方式