[实用新型]一种MOSFET器件

说明书

本实用新型涉及一种MOSFET器件，包括：漏极、衬底、外延区、第一P型阱区，N+注入区、P+注入区、源极、栅极绝缘层、栅极和第二P型阱区。其中，第一P型阱区设置在外延区中，第一P型阱区的上表面高于外延区的上表面，第二P型阱区，设置在外延区中，且位于相邻两个第一P型阱区之间，第二P型阱区内设置有沟槽。本实用新型的MOSFET器件，在器件内集成的肖特基二极管结构中，引入沟槽结构，在提升器件续流能力的同时，防止肖特基接触面积过大而浪费器件元胞面积。

技术领域

本实用新型属于半导体技术领域，具体涉及一种MOSFET器件。

背景技术

随着碳化硅工艺技术的不断成熟以及成本的不断下降，碳化硅功率器件在新一代电力电子器件应用中越来越重要。碳化硅作为宽禁带半导体，有着禁带宽度大、临界击穿电场高、热导率高、载流子饱和速度高等特点。与传统的硅器件相比，具有更高的工作温度、更高的功率密度、同时开关损耗更低。碳化硅MOSFET器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗和散热性能等方面，均有着替代现有IGBT的巨大潜力。

但是，由于碳化硅材料的禁带宽度较大，碳化硅MOSFET器件内部集成的寄生PiN二极管开启电压大多在3V左右，无法为碳化硅MOSFET器件本身提供续流作用。因此，在全桥等电力电子系统应用中，经常要反并联一个肖特基二极管作为续流二极管使用，大大增加了系统的面积。

集成了结势垒肖特基二极管的碳化硅MOSFET器件解决了这一难题。但是，集成传统结势垒肖特基二极管的碳化硅MOSFET器件依然存在诸多问题，主要表现在为了使得肖特基二极管拥有较好的续流能力，需要较大的肖特基接触区面积。较大的肖特基接触区面积一方面使得MOSFET正常工作时有较大的泄漏电流，另一方面也增加了碳化硅MOSFET器件的元胞面积，增加了芯片制备成本。

实用新型内容

为了解决现有技术中存在的上述问题，本实用新型提供了一种 MOSFET器件。本实用新型要解决的技术问题通过以下技术方案实现：

本实用新型提供了一种MOSFET器件，包括：

自下而上依次层叠设置的漏极、衬底和外延区；

第一P型阱区，设置在所述外延区中，所述第一P型阱区的上表面高于所述外延区的上表面；

N+注入区和P+注入区，相邻设置在所述第一P型阱区中；

第一金属层，设置在所述第一P型阱区、所述N+注入区和所述P+注入区上，且部分覆盖所述第一P型阱区和所述N+注入区；

栅极绝缘层，设置在所述外延区上且部分覆盖所述第一P型阱区和所述N+注入区；

栅极，设置在所述栅极绝缘层上，所述栅极上覆盖有隔离介质层；

第二P型阱区，设置在所述外延区中，且位于相邻两个所述第一P型阱区之间，所述第二P型阱区内设置有沟槽所述沟槽内表面设置有第二金属层，所述第二金属层延伸至所述外延区的上表面；

第三金属层，覆盖在所述隔离介质层、所述第一金属层和所述第二金属层上。

在本实用新型的一个实施例中，所述第一金属层与所述N+注入区和所述P+注入区之间形成欧姆接触。

在本实用新型的一个实施例中，所述第二金属层与所述沟槽内表面形成欧姆接触，所述第二金属层与所述外延区之间形成肖特基接触。

在本实用新型的一个实施例中，所述栅极绝缘层延伸以至少部分覆盖所述外延区的上表面，所述栅极还形成在覆盖所述第一P型阱区侧壁的所述栅极绝缘层上。

在本实用新型的一个实施例中，所述第二P型阱区的深度大于所述第一P型阱区的深度。