[实用新型]一种信号幅度实时探测的FPGA电路

说明书

本实用新型公开了一种信号幅度实时探测的FPGA电路，在FPGA内部设置A/D转换器、混频器、FFT运算器、延时器、FIR滤波器、求模运算器、峰值采样器、混合采样器等，实时探测信号的幅度峰值和准峰值，仅需要很少的FPGA资源，利用FPGA的流水线特性，对输入数据依次延时一个工作时钟，形成三个数据流和三个对应的数据序号流，在整个输入数据流完毕后的不到10个工作时钟，实现了探测的准确计数，可以输出峰值和准峰值。

技术领域

本实用新型属于信号处理技术领域，尤其涉及一种FPGA的设计。

背景技术

信号幅度峰值和准峰值的实时探测，通常在实时频谱检测仪中实现，一个分析带宽为10M 的实时频谱检测仪，通过软件来实现对峰值和准峰值的的获取。目前，绝大多数的实时频谱检测仪，都在软件的应用层解析、获取峰值和准峰值，无法实现实时更新的效果，若要达到实时获取的目的，可以考虑利用FPGA来实现，要求参与信号处理的各个模块，其功能都由 FPGA实现。

如果利用FPGA实现上述信号处理的过程，存在两个问题需要解决，实时性和准确性。

在FPGA中可利用FFT模块，求出各个频点的幅度值，但FFT模块的运算结果是不断刷新的，每两次FFT的运算间隔，最短可能不超过8个工作时钟，如何在8个工作时钟内，不能有遗漏的从32768个数据中，获取峰值和次峰值，成为实时分析的关键要求。

FFT运算后的频谱是离散的，假设FFT运算后的频谱间隔为100Hz，原始信号由两个频率信号f1＝300Hz(幅度为1dBm)和f2＝650Hz(幅度为3dBm)合成，由于f1恰好在FFT运算后的结果的频点上，表现为一个独立的频谱线，而f2出现在FFT运算后的结果的两个频点之间，频谱表现为相邻的两根谱线，但是幅度都小于f1的幅度，而实际上频率为f2的幅度比f1大，如何准确反应幅度也是关键要求。

实用新型内容

为了解决现有技术存在的问题，本实用新型提出了一种信号幅度实时探测的FPGA电路，为了实现设计目的，本实用新型采用了以下技术方案。

FPGA包括A/D转换器一、A/D转换器二、混频器、FIR低通滤波器一、FIR低通滤波器二、延时器一、延时器二、加窗器一、加窗器二、FFT运算器一、FFT运算器二、求模运算器一、求模运算器二、峰值计算器一、峰值计算器二、混合采样器，A/D转换器一和A/D转换器二的输入端作为FPGA的两路输入端，A/D转换器一和A/D转换器二的输出端连接混频器的输入端，混频器的两路输出端分别连接FIR低通滤波器一和FIR低通滤波器二的输入端，FFT运算器一的两路输出端分别连接延时器一的输入端和加窗器二的输入端，延时器一的输出端连接加窗器一的输入端，FFT运算器二的两路输出端分别连接延时器二的输入端和加窗器二的输入端，延时器二的输出端连接加窗器二的输入端，加窗器一的输出端连接FFT运算器一的输入端，加窗器二的输出端连接FFT运算器二的输入端，FFT运算器一的输出端连接求模运算器一的输入端，FFT运算器二的输出端连接求模运算器二的输入端，求模运算器一的输出端连接峰值计算器一的输入端，求模运算器二的输出端连接峰值计算器二的输入端，峰值计算器一和峰值计算器二的输出端连接混合采样器的输入端，混合采样器的输出端作为FPGA的输出端。

进一步的，A/D转换器一接收余弦信号cos(Ωt)，A/D转换器二接收正弦信号sin(Ωt)。

进一步的，混频器的基带信号采用频率为w，产生的混频信号为cos(wt)和sin(wt)。

FIR低通滤波器一保留的信号为cos(Ωt)*cos(wt)+sin(Ωt)*sin(wt)＝cos(Ω-w)t，FIR 低通滤波器二保留的信号为sin(Ωt)*cos(wt)-cos(Ωt)*sin(wt)＝sin(Ω-w)t。

进一步的，延时器一的时钟延迟一个FPGA时钟，延时器二的时钟延迟两个FPGA时钟。