[实用新型]一种信号幅度实时探测的FPGA电路

权利要求书

1.一种信号幅度实时探测的FPGA电路，其特征在于，包括：A/D转换器一、A/D转换器二、混频器、FIR低通滤波器一、FIR低通滤波器二、延时器一、延时器二、加窗器一、加窗器二、FFT运算器一、FFT运算器二、求模运算器一、求模运算器二、峰值计算器一、峰值计算器二、混合采样器，A/D转换器一和A/D转换器二的输入端作为FPGA的两路输入端，A/D转换器一和A/D转换器二的输出端连接混频器的输入端，混频器的两路输出端分别连接FIR低通滤波器一和FIR低通滤波器二的输入端，FFT运算器一的两路输出端分别连接延时器一的输入端和加窗器二的输入端，延时器一的输出端连接加窗器一的输入端，FFT运算器二的两路输出端分别连接延时器二的输入端和加窗器二的输入端，延时器二的输出端连接加窗器二的输入端，加窗器一的输出端连接FFT运算器一的输入端，加窗器二的输出端连接FFT运算器二的输入端，FFT运算器一的输出端连接求模运算器一的输入端，FFT运算器二的输出端连接求模运算器二的输入端，求模运算器一的输出端连接峰值计算器一的输入端，求模运算器二的输出端连接峰值计算器二的输入端，峰值计算器一和峰值计算器二的输出端连接混合采样器的输入端，混合采样器的输出端作为FPGA的输出端。

2.根据权利要求1所述的信号幅度实时探测的FPGA电路，其特征在于，所述A/D转换器一，接收余弦信号cos(Ωt)；所述A/D转换器二，接收正弦信号sin(Ωt)。

3.根据权利要求2所述的信号幅度实时探测的FPGA电路，其特征在于，所述混频器，基带信号采用频率为w，产生的混频信号为cos(wt)和sin(wt)。

4.根据权利要求3所述的信号幅度实时探测的FPGA电路，其特征在于，所述FIR低通滤波器一，保留的信号为cos(Ωt)*cos(wt)+sin(Ωt)*sin(wt)＝cos(Ω-w)t；所述FIR低通滤波器二，保留的信号为sin(Ωt)*cos(wt)-cos(Ωt)*sin(wt)＝sin(Ω-w)t。

5.根据权利要求1至4任一所述的信号幅度实时探测的FPGA电路，其特征在于，所述延时器一，时钟延迟一个FPGA时钟；所述延时器二，时钟延迟两个FPGA时钟。