[实用新型]一种混合型SAR-ADC电路

权利要求书

1.一种混合型SAR-ADC电路，其特征在于，包括积分器(100)、SAR-ADC电路(101)、N次累和电路(102)、M-2模块(103)、相加模块(104)、1/N模块(105)和控制电路(106)；

所述的积分器(100)与输入信号Vin相接，积分器(100)分别输出至N次累和电路(102)和SAR-ADC电路(101)，N次累和电路(102)经过M-2模块(103)与SAR-ADC电路(101)输出至相加模块(104)，相加模块(104)通过1/N模块(105)输出dout信号；

所述的控制电路(106)输出en_int和ph_int至积分器(100)，输出en_sar和ph_sar至SAR-ADC电路(101)。

2.如权利要求1所述的一种混合型SAR-ADC电路，其特征在于，积分器(100)内置2个比较器，产生3个输出构成1.5bit量化器，1.5bit量化器反馈2个电压Vr和0以及反馈控制信号φp和φn。

3.如权利要求1所述的一种混合型SAR-ADC电路，其特征在于，积分器(100)还内置电容Cs和Ci，并且Cs/Ci＝1/4，积分器(100)分别输出Verr、S[1]和S[0]，积分器(100)通过Verr与SAR-ADC电路(101)相接，积分器(100)通过输出S[1:0]至N次累和电路(102)；

经过简单推导，积分器(100)运放输出，其中Verr模拟残余电压的表达式为：

其中λ(s1,s0)是反馈系数，其取值与s1和s0的关系通过φp和φn的表达式分析。

4.如权利要求1所述的一种混合型SAR-ADC电路，其特征在于，积分器(100)工作N个周期，然后SAR-ADC电路(101)工作，SAR-ADC电路(101)为M位；

积分器(100)的输出送给N次累和电路(102)进行累和，产生累和输出sum_int，sum_int左移M-2位，也就是放大2^M-2倍后，与SAD_ADC电路(101)的输出结果d[M-1:0]由相加模块(104)相加，经过1/N模块(105)除以N产生最终结果dout，因此dout的表达式为：

Si表示积分器(100)的输出码流，是取值范围为-1、0、+1，积分器(100)累和的结果作为最终结果的高位部分，SAR-ADC结果作为最终结果的低位部分，两者进行“错2位”相加。