[实用新型]基于印制板堆叠烧结的小型化微波组件

说明书

本发明公开了一种基于印制板堆叠烧结的小型化微波组件，将射频部分和电路部分设计在同一平面，采用多温度梯度烧结工艺和多芯片微组装技术，在不降低性能的情况下，提高了集成度，缩小了组件的体积。0.254mm厚的RT5880双面板烧结于1.2mm厚的FR‑4六层板上表面，六层板的下表面烧结至盒体内；射频部分信号在RT5880双面板上传输，电源控制信号通过FR‑4六层板传输；在六层板上用于烧结双面板位置的镀金区域内，布置了通孔以保证微波接地，通孔经塞孔做平后镀金，不影响烧结。本发明简化微组装工艺装配流程，规避了绝缘子正反互连的布局方式，从而消除了其带来的天线辐射效应和信号窜扰风险，同时提高了微波组件的电磁兼容特性，保证了组件的微波性能。

技术领域

本发明属于微波通信领域，具体涉及一种基于印制板堆叠烧结的小型化微波组件。

背景技术

微波组件是电子干扰设备的重要组成部分，其主要包含射频放大、温度补偿、数控移相、幅度均衡、带外滤波等功能。

传统微波组件的设计方式是正反面双腔设计，正面腔体内使用射频芯片进行链路排布，射频信号在正面腔体内传输；反面腔体内使用模拟器件和分立器件进行供电电源板的设计，直流电压经过稳压、滤波等处理后供正面的射频芯片使用。正反腔之间的互连通过绝缘子和导线实现，绝缘子烧结在正反腔之间的金属开槽内，绝缘子的端头通过导线焊接至印制板的焊盘上。通常此类组件的厚度在13mm以上。

发明内容

本发明的目的在于提供一种基于印制板堆叠烧结的小型化微波组件，采用传统印制板制造工艺、多温度梯度烧结工艺和多芯片微组装技术结合印制板堆叠烧结的小型化设计手段，设计实现了一款小型化微波组件。

实现本发明目的的技术解决方案为：一种基于印制板堆叠烧结的小型化微波组件，将射频部分和电路部分设计在同一平面，采用多温度梯度烧结工艺和多芯片微组装技术，在不降低性能的情况下，提高了集成度，缩小了组件的体积。

0.254mm厚的RT5880双面板烧结于1.2mm厚的FR-4六层板上表面，六层板的下表面烧结至盒体内；射频部分信号在RT5880双面板上传输，电源控制信号通过FR-4六层板传输；在六层板上用于烧结双面板位置的镀金区域内，布置了通孔以保证微波接地，通孔经塞孔做平后镀金，不影响烧结。

本发明将基于印制板堆叠烧结的小型化微波组件的厚度从原来的13mm压缩至9mm。

本发明与现有技术相比，其显著优点在于：本发明采用传统印制板制造工艺、多温度梯度烧结工艺和多芯片微组装技术结合印制板堆叠烧结的小型化设计手段设计实现的微波组件，其射频部分全部采用裸芯片设计，电源控制电路采用裸芯片与分立器件相结合的方式设计，将所有器件集成在同一平面内，单腔完成全部器件的排布。该组件与传统组件相比厚度大大缩减，由原来的13mm压缩至9mm；同时简化微组装工艺装配流程，规避了绝缘子正反互连的布局方式，从而消除了其带来的天线辐射效应和信号窜扰风险，同时提高了微波组件的电磁兼容特性，保证了组件的微波性能。

附图说明

图1为本发明印制板堆叠烧结Z向空间设置示意图。

图2为本发明FR-4多层板电路布局实例图。

图3为本发明微波组件原理框图。

具体实施方式

下面结合附图对本发明作进一步详细描述。

本发明所述的基于印制板堆叠烧结的小型化微波组件，将射频部分和电路部分设计在同一平面，采用多温度梯度烧结工艺和多芯片微组装，在不降低性能的情况下，提高了集成度，缩小了组件的体积。