[实用新型]一种原型验证平台的电路结构

说明书

本实用新型公开了一种原型验证平台的电路结构，包括FPGA电路、DSP电路、时钟电路、复位电路和电源电路；FPGA电路包括第一FPGA芯片、第二FPGA芯片和SRI0总线交换芯片，所述第一FPGA芯片分别通过第二FPGA芯片和SRI0总线交换芯片与所述DSP电路连接；所述时钟电路、复位电路和电源电路均分别与FPGA电路和DSP电路连接；本设计采用FPGA+DSP架构，选用两片FPGA芯片分别实现信号处理和接口控制功能，降低了芯片验证过程的复杂性；将DSP芯片通过专用的SRI0总线转换芯片与FPGA芯片进行通信连接，提高了芯片验证过程中数据传输的效率。

技术领域

本发明属于通用数字处理板设计技术领域，具体涉及一种原型验证平台的电路结构。

背景技术

随着集成电路设计技术的发展，目前已经进入系统芯片设计时代。目前，原型验证是芯片流片前检验芯片与预期应用环境是否契合的必要验证流程，在 ASIC芯片的开发过程中，直接流片的成本很高，通常采用的方法是先将逻辑设计进行综合、布局、布线，在FPGA原型验证平台进行验证，而FPGA具有可编程的特点，可以反复修改逻辑设计，直至达到满意的结果，避免多次留言造成的高成本、高风险。开展原型验证前，需要搭建原型验证平台，将ASIC设计改动尽可能小地移植到原型验证平台中，现有的原型验证平台搭建过程中， FPGA原型验证受限于逻辑门数量，无法完整地将大规模ASIC系统移植，所以每一次验证都需要根据待验证的功能，将暂时不需要的硬件模块删除，减小逻辑规模，因此验证过程中需要根据设计进行反复修改，整个过程重复多次，过程繁琐，大大地降低了芯片流片前的验证效率。

实用新型内容

针对现有技术中的上述不足，本实用新型提供的原型验证平台的电路结构解决了现有的原型验证平台进行芯片验证时过程繁琐、验证效率低的问题。

为了达到上述发明目的，本实用新型采用的技术方案为：一种原型验证平台的电路结构，包括FPGA电路、DSP电路、时钟电路、复位电路、电源电路、 FMC接口、VPX接口和面板调试接口；

所述FPGA电路包括第一FPGA芯片、第二FPGA芯片和SRI0总线交换芯片，所述第一FPGA芯片分别通过第二FPGA芯片和SRI0总线交换芯片与所述 DSP电路连接；所述时钟电路、复位电路和电源电路均分别与FPGA电路和DSP 电路连接；

所述FMC接口包括第一FMC接口、第二FMC接口和第三FMC接口，所述VPX接口包括第一VPX接口、第二VPX接口、第三VPX接口、第四VPX 接口和第五VPX接口；

所述第一FPGA芯片分别与所述第一FMC接口、第二FMC接口、第三FMC 接口、第一VPX接口、第二VPX接口、第三VPX接口和第四VPX接口连接；所述SRI0总线交换芯片分别与第三FMC接口连接、第一VPX接口和第三VPX 接口连接，并通过时钟电路与所述第五VPX接口连接；所述第一FPGA芯片、第二FPGA芯片和DSP电路均与所述面板调试接口连接。

进一步地，在所述FPGA电路中：

所述第一FPGA芯片通过LocalBus总线与所述第二FPGA芯片通过连接；所述第一FPGA芯片通过3路SRI0接口与所述SRI0总线交换芯片通信连接；所述第二FPGA芯片通过EMIFA接口与所述DSP电路通信连接；所述SRI0总线交换芯片通过1路SRI0接口与DSP电路连接；所述第一FPGA芯片还分别与4片DDR3和1片NorFlash连接；

所述第一FPGA芯片扩展出10路SRI0接口和4路LVDS接口均与第一FMC 接口连接，所述第一FPGA芯片还扩展出10路SRI0接口和4路LVDS接口与第二FMC接口连接，所述第一FPGA芯片扩展出1路SRI0接口和2路LVDS 接口与第一FMC接口连接；所述SRI0总线交换芯片扩展出1路SRI0接口与所述第三FMC接口连接；