[实用新型]一种原型验证平台的电路结构

权利要求书

1.一种原型验证平台的电路结构，其特征在于，包括FPGA电路、DSP电路、时钟电路、复位电路、电源电路、FMC接口、VPX接口和面板调试接口；

所述FPGA电路包括第一FPGA芯片、第二FPGA芯片和SRI0总线交换芯片，所述第一FPGA芯片分别通过第二FPGA芯片和SRI0总线交换芯片与所述DSP电路连接；所述时钟电路、复位电路和电源电路均分别与FPGA电路和DSP电路连接；

所述FMC接口包括第一FMC接口、第二FMC接口和第三FMC接口，所述VPX接口包括第一VPX接口、第二VPX接口、第三VPX接口、第四VPX接口和第五VPX接口；

所述第一FPGA芯片分别与所述第一FMC接口、第二FMC接口、第三FMC接口、第一VPX接口、第二VPX接口、第三VPX接口和第四VPX接口连接；所述SRI0总线交换芯片分别与第三FMC接口连接、第一VPX接口和第三VPX接口连接，并通过时钟电路与所述第五VPX接口连接；所述第一FPGA芯片、第二FPGA芯片和DSP电路均与所述面板调试接口连接。

2.根据权利要求1所述的原型验证平台的电路结构，其特征在于，在所述FPGA电路中：

所述第一FPGA芯片通过LocalBus总线与所述第二FPGA芯片通过连接；所述第一FPGA芯片通过3路SRI0接口与所述SRI0总线交换芯片通信连接；所述第二FPGA芯片通过EMIFA接口与所述DSP电路通信连接；所述SRI0总线交换芯片通过1路SRI0接口与DSP电路连接；所述第一FPGA芯片还分别与4片DDR3和1片NorFlash连接；

所述第一FPGA芯片扩展出10路SRI0接口和4路LVDS接口均与第一FMC接口连接，所述第一FPGA芯片还扩展出10路SRI0接口和4路LVDS接口与第二FMC接口连接，所述第一FPGA芯片扩展出1路SRI0接口和2路LVDS接口与第一FMC接口连接；所述SRI0总线交换芯片扩展出1路SRI0接口与所述第三FMC接口连接；

所述第一FPGA芯片扩展出2路SRI0接口与第一VPX接口连接，所述第一FPGA芯片扩展出4路SRI0接口与第二VPX接口连接，所述第一FPGA芯片扩展出1路SRI0接口与第三VPX接口连接；所述第一FPGA芯片输出的12对LVDS信号输入到第四VPX接口，所述第一FPGA芯片输出的16位LVCMOS信号均分成两组分别输入到第四VPX接口和第三VPX接口，所述第一FPGA接口输出的8对MLVDS信号输入到第四VPX接口；所述SRI0总线交换芯片扩展出2两路SRI0接口与第一VPX接口连接，其扩展出3路SRI0接口与第三VPX接口连接；所述第一FPGA芯片和第二FPGA芯片分别通过一路JTAG接口与面板调试接口连接。

3.根据权利要求2所述的原型验证平台的电路结构，其特征在于，所述DSP电路包括DSP芯片；

所述DSP芯片分别与4片DDR3和1片NorFlash连接；所述DSP芯片的UART接口通过RS232接口与面板调试接口连接；所述DSP芯片扩展出2路SGMII接口与所述第四VPX接口连接。