[实用新型]一种MOSFET晶圆漏电流并行测试装置

说明书

本实用新型公开了一种MOSFET晶圆漏电流并行测试装置，其测试电路包括测试模块、MOSSFET、开关、载物台，所述测试模块以工作特性分为A、B、C三个端口，从每个端口引出两根连接线分别为采样端口和输出端口，其MOSFET的栅极和测试模块A端口的采样端口和输出端口连接，MOSFET的源极与测试采样模块C端口的采样端口和输出端口连接，所有工位的测试模块B端口串联与被测MOSFET的公共漏极连接，所有被测MOSFET的漏极置于载物台之上，开关分别连接A端口采样端口和B端口采样端口与C端口采样端口和B端口采样端口。本实用新型的一种MOSFET晶圆漏电流并行测试装置，能够实现快速在多工位下测试晶圆MOSFET的漏电流参数，结构简单并且提高了测试效率。

技术领域

本实用新型涉及分立器件测试技术领域，尤其是一种MOSFET晶圆漏电流并行测试装置。

背景技术

晶圆MOSFET是指半导体集成电路制作所用的硅晶片，由于其切割之后的形状为圆形，故称为晶圆，对晶圆MOSFET的测试称之为中测，需要配置有模拟电压电流源的自动测试设备和放置晶圆的专用设备探针台。分立器件主要包括场效应管(MOS)、三极管(BJT)、二极管(DIODE)等。其中间产品晶圆需要进行预先测试，剔除失效的器件,合格的器件才会进行后面的封装工序,分立器件经常为单颗价值低，但批产量很大的品种,测试效率是非常重要的因素，提高测试效率可以大幅度提高投入产出比。

如果能进行并行测试，可以在投入增加不多的情况下大幅度提高测试效率。举例：测试一种器件的成本主要由测试机机时+探针台机时+净化厂房占用+人力成本组成。测试一片晶圆的时间约等于(单次测试时间+探针台移动时间)*颗粒数量；一般分立器件的单次测试时间为50mS—200mS不等，取100mS计算，探针台移动时间为300mS，假设一个晶圆有1万颗有效管芯，测一个晶圆至少需要4000秒,如果使用8颗器件同步测试，其中部分项目需要扫描有额外延迟，也可以做到200mS测完8颗器件，(200mS+300mS)*10000/8＝625秒,效率至少提升了6倍，这意味着投入产出比的大幅度提高。

漏电参数对于MOS器件主要包括Igss和Idss，因为MOS器件的结电容较大，测试漏电会更慢一些，因此全并行测试漏电对于效率就非常重要了,漏电流一般在nA级,Igss的测试电压一般在10V—30V，而Idss的测试电压在20V---1000V,考虑到布线的影响，在电压加载端测试漏电流积分时间长，精度低，容易受干扰，基本上都是在接地端测试漏电流，这样可以达到较快的测试速度,但同时，这对于并行测试也造成了一定的困扰。

发明内容

在本实用新型的目的是克服现有技术存在的缺陷，提供了一种MOSFET晶圆漏电流并行测试装置，能够实现快速在多工位下测试晶圆MOSFET的漏电流参数，结构简单并且提高了测试效率。

为了实现本实用新型的目的，所采用的技术方案是：

本实用新型的一种MOSFET晶圆漏电流并行测试装置，用于测试晶圆MOSFET的漏电流，其测试电路包括测试模块、MOSSFET、开关、载物台。所述测试模块以工作特性分为A、B、C三个端口，从每个端口引出两根连接线分别为采样端口和输出端口，其MOSFET的栅极和测试模块A端口的采样端口和输出端口连接，MOSFET的源极与测试采样模块C端口的采样端口和输出端口连接，所有工位的测试模块B端口串联与被测MOSFET的公共漏极连接，所有被测MOSFET的漏极置于载物台之上，开关分别连接A端口采样端口和B端口采样端口与C端口采样端口和B端口采样端口。

方案进一步是：所述开关电子开关电路，测量Idss时源极与栅极之间的开关闭合，测量Igss时源极与漏极之间的开关闭合。

方案进一步是：所述在进行漏电流Idss测试时，栅极和源极通过限流电阻短接，每个工位的测试模块的漏极通过限流电阻短接到载物台。

方案进一步是：所述在进行漏电流Igss测试时，源极电压通过一个限流电阻加载到载物台再传递至漏极实现。