[实用新型]一种应用于相位干涉仪测向系统的数字鉴相器

权利要求书

1.一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：包括天线模块、射频捷变收发器模块和APSoC架构芯片；其中，所述天线模块通过SMA接口与所述射频捷变收发器模块的信号接收端连接，所述射频捷变收发器模块的输出端通过FMC接口与所述APSoC架构芯片连接，所述APSoC架构芯片的输出端通过SPI接口与所述射频捷变收发器模块的动态配置输入端连接。

2.根据权利要求1所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述天线模块包括N根接收天线和1根参考天线，所述N≧1，所述天线模块自带所述SMA接口。

3.根据权利要求1所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述射频捷变收发器模块包括AD转换芯片，所述AD转换芯片具体为AD9361；所述射频捷变收发器模块自带所述FMC接口。

4.根据权利要求1或3所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述APSoC架构芯片包括FPGA和CPU；其中，所述FPGA包括顺次连接的数据接收模块、FFT模块、相位差提取模块和解模糊模块，所述数据接收模块的输入端与所述射频捷变收发器模块的输出端连接；所述CPU包括数据输出模块和动态配置模块，所述动态配置模块的输出端与所述射频捷变收发器模块的动态配置输入端连接，所述数据输出模块的输入端与解模糊模块连接。

5.根据权利要求4所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述APSoC架构芯片具体为Xilinx Zynq-7000。

6.根据权利要求4所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述FFT模块包括第一信号输入引脚s_axis_data_tdata[31:0]和第一信号输出引脚m_axis_data_tdata[63:0]，所述第一信号输入引脚连接所述数据接收模块的输出端，第一信号输出引脚连接所述相位差提取模块，所述第一信号输入引脚和第一信号输出引脚均为所述APSoC架构芯片自带引脚。

7.根据权利要求4所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述相位差提取模块包括共轭模块、求模模块、寻最大值模块以及Cordic模块；其中，所述共轭模块包括第二信号输入引脚I0[25:0]和第二信号输出引脚O[25:0]；所述求模模块包括第三信号输入引脚data_conj_real_k01[47:0]至data_conj_imag_k04[47:0]和第三信号输出引脚dataout_conj_plural_k01[47:0]至dataout_conj_plural_k04[47:0]；所述寻最大值模块包括第四信号输入引脚data_in_imag_k01_b[47:0]至data_in_real_k03_l[47:0]和第四信号输出引脚data_out_imag_k01[47:0]至data_out_real_k04[47:0]；所述Cordic模块包括第五信号输入引脚s_axis_cartesian_tdata[95:0]和第五信号输出引脚m_axis_dout_tdata[15:0]，所述第二信号输入引脚、第二信号输出引脚、第三信号输入引脚、第三信号输出引脚、第四信号输入引脚、第四信号输出引脚、第五信号输入引脚和第五信号输出引脚均为所述APSoC架构芯片自带引脚。

8.根据权利要求4所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述解模糊模块包括顺次连接的乘法器、除法器和取整数字电路。

9.根据权利要求4所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述动态配置模块包括一个串行外设接口，所述接口配置为4线接口，所述4线接口包括接收和发射端口。

10.根据权利要求9所述的一种应用于相位干涉仪测向系统的数字鉴相器，其特征在于：所述串行外设接口替换为3线接口，所述3线接口包括一个双向数据通信端口。