[实用新型]一种IO口高压保护电路

说明书

本实用新型公开了一种IO口高压保护电路，其中，包括第一信号开关Q1、第二信号开关Q2、齐纳管D1，所述第二信号开关Q2的三个端分别与信号管脚T1、主板管脚T2、所述第一信号开关Q1连接，所述第二信号开关Q2与所述信号管脚T1之间连接电阻R3，所述第一信号开关Q1与所述第二信号开关Q2之间连接电阻R2，所述电阻R2的另一端连接电压VSG+VIO，所述第一信号开关Q1的一端接地、另一端通过连接第一电阻R1接地，所述齐纳管D1的正极与所述第一信号开关Q1的一端连接，所述齐纳管D1的负极与所述第二信号开关Q1的一端连接。

技术领域

本实用新型涉及高压保护电路领域，具体涉及一种IO口高压保护电路。

背景技术

目前大多数消费类电子产品都有类似SIM卡、TF卡（又称microSD）、USB等对外部裸露的接口，甚至像很多PDA设备因为考虑搭配很多不同配件使用，会设计使用POGOPIN接口等，这些裸露接口无疑很多时候会遭遇外部类似ESD（Electro-Static discharge），浪涌，高压等等不利因素的影响导致软件甚至是硬件失效，因而在产品设计阶段，研发从结构及硬件电路方面针对这块的保护可谓不遗余力，避免因为外部因素导致机器出现硬件电路上的损伤。在关于高压保护方面，目前有些芯片厂商推出针对像TypeC接口部分或全部信号管脚带高压保护的开关芯片，但这些芯片方案一方面专用性较强，都是用在特定性接口，另一方面，即使可以应用在一些其他接口上，也因为资源占用及成本考虑而让很多对成本敏感的产品望而却步。

实用新型内容

本实用新型要解决的技术问题是提供一种IO口高压保护电路，能够在大多数应用场景下有效保护主板芯片与外部裸露管脚相连的管脚及芯片不受一些高压导致的损伤，且应用非常灵活，不会造成资源和成本的浪费，且电路实现简单，物料常规，极具实用性，用以解决现有技术导致的缺陷。

为解决上述技术问题本实用新型提供以下的技术方案：一种IO口高压保护电路，其中，包括第一信号开关Q1、第二信号开关Q2、齐纳管D1，所述第二信号开关Q2的三个端分别与信号管脚T1、主板管脚T2、所述第一信号开关Q1连接，所述第二信号开关Q2与所述信号管脚T1之间连接电阻R3，所述第一信号开关Q1与所述第二信号开关Q2之间连接电阻R2，所述电阻R2的另一端连接电压VSG+VIO，所述第一信号开关Q1的一端接地、另一端通过连接第一电阻R1接地，所述齐纳管D1的正极与所述第一信号开关Q1的一端连接，所述齐纳管D1的负极与所述第二信号开关Q1的一端连接。

上述的一种IO口高压保护电路，其中，所述第一信号开关Q1与所述第二信号开关Q2均为NMOS管；

所述第二信号开关Q2的D端通过电阻R3与信号管脚T1连接，所述第二信号开关Q2的S端与主板管脚T2连接，所述第二信号开关Q2的G端与所述第一信号开关Q1的D端连接并与电阻R2连接，所述第一信号开关Q1的S端接地，所述第一信号开关Q1的G端通过第一电阻R1接地，所述齐纳管D1的正极与所述第一信号开关Q1的G端连接，所述齐纳管D1的负极与所述第二信号开关Q1的D端连接。

上述的一种IO口高压保护电路，其中，所述第一信号开关Q1处于关闭状态，此时所述第二信号开关Q2的G端被电阻R2上拉为高电平，此时所述第二信号开关Q2为导通状态。

上述的一种IO口高压保护电路，其中，当所述信号管脚T1外部为高压时，此时所述第一信号开关Q1为导通状态，所述第二信号开关Q2的G端为低电平，此时所述第二信号开关Q2为关闭状态。

上述的一种IO口高压保护电路，其中，所述第一信号开关Q1与所述第二信号开关Q2均为NPN三极管；