[实用新型]多次外延超结器件结构

说明书

本实用新型涉及一种多次外延超结器件结构，它包括第一导电类型硅衬底、第一导电类型外延层、第二导电类型柱、第一导电类型柱、第二导电类型体区、栅氧层、导电多晶硅、第一导电类型源区、绝缘介质、第二导电类型源区、源极金属与漏极金属。本实用新型使得多次外延超结器件的元胞宽度大幅度减小，特征导通电阻大幅度下降；其制造方法不需要较长时间的热退火，不仅节约了能源，还提高了生产效率。

技术领域

本实用新型涉及一种多次外延超结器件结构，本实用新型属于功率半导体器件技术领域。

背景技术

在功率半导体器件领域，超结功率MOSFET具有导通电阻低，开关速度快的巨大优势，通常超结功率MOSFET具有两种制造方法，第一种是在N型外延上挖深沟槽，然后淀积P型外延层，第二种是多次外延，每次进行硅外延后都需要注入一次P型杂质。

第二种多次外延相比于第一种方法，制造工艺更加简单，器件也更容易设计，但是需要较长的热退火来形成P型柱与N型柱，这导致器件的元胞宽度不能做得足够小（到6um以下），较长的热退火还会使得P型杂质与N型杂质互相中和，导致N型柱的电阻率上升，器件的特征导通电阻上升。

因此需要开发一种不需要较长热退火的制造工艺，来使得多次外延超结器件的元胞宽度减小，特征导通电阻下降。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种可以减小元胞宽度并使特征导通电阻下降的多次外延超结器件结构。

按照本实用新型提供的技术方案，所述多次外延超结器件结构，在漏极金属的上表面设有第一导电类型硅衬底，在第一导电类型硅衬底的上表面设有第一导电类型外延层，在第一导电类型外延层内设有互相间隔的第一导电类型柱与第二导电类型柱，在第二导电类型柱的上表面设有第二导电类型体区，在第二导电类型体区内设有第一导电类型源区和第二导电类型源区，第一导电类型源区位于第二导电类型源区的上方，在第一导电类型外延层的上表面设有栅氧层，在栅氧层的上表面设有导电多晶硅，在导电多晶硅的上表面设有绝缘介质，在绝缘介质的上表面设有源极金属，所述源极金属通过连接柱与第一导电类型源区和第二导电类型源区欧姆接触。

作为优选，所述第一导电类型硅衬底、第一导电类型外延层、第一导电类型柱与第一导电类型源区为N型导电，第二导电类型柱、第二导电类型体区与第二导电类型源区为P型导电。

作为优选，所述第一导电类型硅衬底、第一导电类型外延层、第一导电类型柱与第一导电类型源区为P型导电，第二导电类型柱、第二导电类型体区与第二导电类型源区为N型导电。

作为优选，所述第二导电类型柱为直柱状结构且外表面光滑，第二导电类型柱的宽度为1.5 ~4微米。

与现有技术相比，本实用新型具有如下优点：

1）第一导电类型为N型，如附图1、2、27~34所示为传统的多次外延超结器件的N柱与P柱的形成过程，每次硅外延后进行一次P型杂质的注入，因此P型杂质之间的距离比较远，需要较长的热过程才能使得P柱形成，如图1~10所示，为本实用新型的多次外延超结器件的N柱与P柱的形成过程，每次硅外延后进行三次P型杂质的注入，因此P型杂质之间的距离比较近，只需要略微的热退火就可以形成P柱，因此PN杂质互相中和的量减少，P柱的宽度可以做到很小，元胞的宽度也可以做小，最终，器件的特征导通电阻明显减小。

2）本实用新型的制造方法与传统工艺完全兼容，不会增加额外的成本。

附图说明

图1为第一导电类型衬底的剖视结构示意图。

图2为形成第一导电类型外延层的剖视结构示意图。

图3为第一导电类型杂质的注入的剖视结构示意图。

图4为选择性刻蚀光刻胶的剖视结构示意图。