[发明专利]偏置保护环结构的方法、集成电路器件及其形成方法

说明书

一种用于偏置保护环结构的方法，包括将MOS晶体管的栅极偏置至第一偏置电压电平，将MOS晶体管的第一S/D区域和第二S/D区域偏置至电压域电压电平，将保护环结构的栅极偏置至第二偏置电压电平，以及将保护环结构的第一重掺杂区和第二重掺杂区偏置至电压域电压电平。第一S/D区域和第二S/D区域中的每一个都有第一掺杂类型，第一重掺杂区和第二重掺杂区中的每一个都有不同于第一掺杂类型的第二掺杂类型，以及第一S/D区域和第二S/D区域中的每一个以及第一重掺杂区和第二重掺杂区中的每一个都被定位在具有第二掺杂类型的衬底区域中。本申请的实施例还涉及集成电路器件及其形成方法。

技术领域

本申请的实施例涉及偏置保护环结构的方法、集成电路器件及其形成方法。

背景技术

集成电路(IC)常常包括n型金属氧化物半导体(NMOS)晶体管和p型金属氧化物半导体(PMOS)晶体管，其被布置用于执行各种电路功能。为基于由布置形成的寄生双极晶体管解决潜在闩锁现象，有时用保护环围绕NMOS晶体管区域和PMOS晶体管区域。

IC还常常包括电容器件以扩展电路功能和提升性能。电容器件的一个类型是去耦电容器(decap)，其被配置为通过将交流(AC)信号分流至参考电源或电压节点以减少IC中的噪音。

发明内容

本申请的一些实施例提供了一种偏置保护环结构的方法，所述方法包括：将金属氧化物半导体(MOS)晶体管的栅极偏置至第一偏置电压电平；将所述金属氧化物半导体晶体管的第一源极/漏极(S/D)区域和第二源极/漏极(S/D)区域偏置至电压域电压电平，所述第一源极/漏极区域和所述第二源极/漏极区域中的每一个都有第一掺杂类型；将所述保护环结构的栅极偏置至第二偏置电压电平；以及将所述保护环结构的第一重掺杂区和第二重掺杂区偏置至所述电压域电压电平，所述第一重掺杂区和所述第二重掺杂区域中的每一个都有不同于所述第一掺杂类型的第二掺杂类型，其中，所述第一源极/漏极区域、所述第二源极/漏极区域、所述第一重掺杂区和所述第二重掺杂区域中的每一个都被定位在具有所述第二掺杂类型的衬底区域。

本申请的另一些实施例提供了一种集成电路(IC)器件，包括：金属氧化物半导体(MOS)晶体管，所述金属氧化物半导体(MOS)晶体管包括：第一源极/漏极(S/D)区域和第二源极/漏极(S/D)区域，所述第一源极/漏极区域和所述第二源极/漏极区域中的每一个都有第一掺杂类型；以及栅电极，所述栅电极位于衬底区域上面，所述衬底区域具有不同于所述第一掺杂类型的第二掺杂类型；以及保护环结构，所述保护环结构包括：第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区中的每一个都有所述第二掺杂类型；以及栅电极，所述栅电极位于所述第一重掺杂区和所述第二重掺杂区之间的所述衬底区域上面，其中，所述金属氧化物半导体晶体管的栅电极和所述保护环结构的栅电极中的每一个都被配置为接收同一偏置电压电平。

本申请的又一些实施例提供了一种用于制造集成电路(IC)器件的方法，所述方法包括：形成金属氧化物半导体(MOS)晶体管，所述金属氧化物半导体晶体管包括第一栅极、第一源极/漏极(S/D)区域和第二源极/漏极(S/D)区域，所述第一S/D区域和所述第二S/D区域都有第一掺杂类型并且形成于衬底区域中，所述衬底区域具有不同于所述第一掺杂类型的第二掺杂类型；形成围绕所述金属氧化物半导体晶体管的保护环结构，所述保护环结构包括第二栅极、第一重掺杂区和第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区形成于所述衬底区域中并且具有所述第二掺杂类型；以及在所述第一栅极和所述第二栅极之间构造第一电连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A和图1B是根据一些实施例的IC器件的平面图。

图2是根据一些实施例的IC器件的截面图。

图3是根据一些实施例的用于偏置保护环结构的方法的流程图。