[发明专利]半导体装置结构

说明书

本发明公开了一种半导体装置结构。所述半导体装置结构包含一硅基底，一晶体管，以及一互连结构。所述硅基底具有一硅表面。所述晶体管包含一栅极结构，一第一导通区，一第二导通区，以及位于所述硅表面之下的一通道。所述互连结构延伸到所述晶体管之外且耦接于所述晶体管的第一导通区。所述互连结构被设置在所述硅表面下方且通过一隔离区与所述硅基底隔离。相较于现有技术，因为本发明在所述硅表面下方引入了所述受到良好隔离的互连结构/导线，所以除了仅在所述硅表面之上使用所述互连结构之外，所述互连结构/导线还能够在所述硅基底内所述晶体管的底部连接所述晶体管，从而有效缩小所述晶体管的尺寸和改善所述晶体管的性能。

技术领域

本发明涉及一种半导体装置结构，尤其涉及一种可在硅基底中嵌入硅表面下互连结构(underground interconnection)且所述硅表面下互连结构同时具有高导电率且有效优化地隔离所述硅基底的半导体装置结构。

背景技术

在现有最先进的集成电路中，所述集成电路通过导电互连结构(例如∶金属线，多晶硅线等)连接多个晶体管，以帮助信号在所述多个晶体管中的栅极(gate)、源极(source)以及漏极(drain)之间传输。所述金属线依靠许多接触孔和连接插销分别与所述多个晶体管中的栅极、源极以及漏极进行连接，如此将使减小面积，功耗和噪声的芯片设计目标以及提高所述集成电路的性能面临了巨大的挑战和困难，尤其是因为要满足摩尔定律而必须在芯片上大幅缩小所述集成电路的尺寸时，更是如此。

接着以面积增加造成的挑战和困难为例，与用于将金属线连接到源极或漏极的接触孔的尺寸相比，所述多个晶体管中的源极或漏极必须设计具有较大扩散面积以使受限于光刻工具而不可避免的光刻未对准不会造成所述接触孔在所述源极或漏极的下边缘之外形成。然而所述较大的扩散面积无可避免地会增加所述多个晶体管的扩散面积以及所述晶体管所在的芯片面积，如此将衍生出较大的寄生电容使得包含所述晶体管的电路的交流(alternating current，ac)性能显着地降低，导致所述晶体管的电路消耗更高的功率且具有更大的噪声。

因此，如何导入使用较少面积以连接一晶体管到对应所述晶体管的一第一互连结构(金属)层以发送和接收信号的自对准接触结构和技术已成为进一步有效缩小所述晶体管的尺寸和改善所述晶体管的性能的一项重要课题。

发明内容

本发明公开了一种利用新技术(包含新工艺集成)的晶体管的结构发明，其中所述技术实现了在硅基底中嵌入硅表面下互连结构(underground interconnection)，且所述硅表面下互连结构同时具有高导电率且有效优化地隔离所述硅基底。所述硅表面下互连结构可以通过紧凑的自对准发明垂直(或桥接)连接到晶体管的源极或漏极，进而导致许多组件和电路设计的创新。例如，所述硅表面下互连结构可分别垂直连接至许多不同的源极或漏极，以及所述硅表面下互连结构的其他端可连接至不同的信号源，例如电压源或接地源。另外，芯片架构可更进一步引入垂直分布在所述硅基底中不同层或不同电平的电源电压，其中在所述硅表面下必须嵌入必要的隔离以隔开所述不同层或不同电平的电源，且所述芯片架构可以相应地提高晶体管和电路的性能(例如速度，功率和噪声等)，并降低所述硅表面上的设计复杂度(例如，目前复杂的芯片设计可能需要使用所述硅表面上的十层互连结构中的第十层互连结构作为供电电源，但是需要所述第十层互连结构下方的九层互连结构来传输信号，其中所述十层互连结构堆叠起来非常复杂，且会占用相当大的接触面积等)。举个例形容本发明∶在所述硅表面下方的导线与所述硅表面上方的导线之间建立不同的阶梯，其中所述硅表面下方的导线可以设计为具有不同的深度以允许所述硅表面下方的导线分布在所述芯片中以提供各种信号(例如所述电压源的信号或所述接地源的信号)，而不会以相当大或过大的尺寸在所述硅基底中相互碰撞。

本发明的一实施例公开一种半导体装置结构。所述半导体装置结构包含一硅基底，一晶体管，和一互连结构。所述硅基底具有一硅表面。所述晶体管包含一栅极结构，一第一导通区，一第二导通区，以及位于所述硅表面之下的一通道。所述互连结构延伸到所述晶体管之外且耦接于所述晶体管的第一导通区。所述互连结构被设置在所述硅表面下方且通过一隔离区与所述硅基底隔离。