[发明专利]掩膜装置及其制备方法

说明书

本发明公开了一种掩膜装置及其制备方法。本发明的掩膜装置包括掩膜框架以及掩膜主体；所述掩膜框架具有掩膜表面以及掩膜底面，所述掩膜框架的内壁具有用于承托所述掩膜主体的凹台结构，所述掩膜主体具有镂空的镀膜区域，所述掩膜主体具有第一表面以及第二表面，所述第二表面具有引流缓冲槽，所述第二表面具有第二覆膜，所述掩膜主体配合于所述凹台结构并与所述掩膜框架连接，所述第二表面与所述凹台结构接触配合，所述第一表面与所述掩膜表面朝向一致，所述第一表面和/或所述掩膜表面上具有第一覆膜。本发明的掩膜装置能够极大程度上减少反应物沉积在衬底，掩膜能力高，降低原子层沉积技术中的阴影效应。

技术领域

本发明涉及显示领域，特别是涉及一种掩膜装置及其制备方法。

背景技术

当前的半导体及显示器件制造中，ALD(原子层沉积)技术以其可低温、可获得高致密性薄膜、沉积均匀性、重复性好、沉积薄膜种类广泛等特点，成为沉积薄膜材料最理想的方法之一。在TFT制程中，ALD技术可以沉积有源层(非晶硅、IGZO、多晶硅)、无机绝缘层及钝化层等；在OLED的封装制程中，ALD技术可以沉积水氧阻挡层，用于薄膜封装，使用ALD技术来沉积水氧阻挡层时，通常都为绝缘薄膜，例如氧化铝、氧化锌、氧化锆、氧化镁、氧化硅、氮化硅及其复合材料等。这些绝缘薄膜覆是盖在OLED器件(通常是金属电极或保护层)上面，可以有效阻挡外界环境中的水氧入侵，防止OLED器件失效，寿命降低。然而，一个显示器件不仅包括OLED器件，还包括线路区域，这些线路区域用于连接外接电源、信号，其中需要绑定集成芯片或柔性集成电路板到显示器件的衬底边缘位置称为绑定区域(Bonding区域)，这个绑定区域上的线路需要外露出来以实现与集成芯片或柔性集成电路板形成良好的电性连接。因此，使用ALD技术来沉积水氧阻挡层时，需要控制水氧阻挡层的沉积范围，使水氧阻挡层不会覆盖到绑定区域，但是，ALD技术来沉积水氧阻挡层是整面性的，因此需要增加一块掩膜版到显示器件的衬底上，阻挡水氧阻挡层沉积到绑定区域。掩膜版包括框架与薄片，其中框架起到支撑作用，框架与承载衬底的台板接触，薄片镶嵌至框架边缘上，利用框架及薄片自身的刚性使薄片与框架边缘几乎在同一个水平面上。薄片的作用是通过将其放置在显示器件上方，遮挡ALD工艺产生的反应物，使ALD的反应物不会沉积在被遮挡的部分，从而起到掩膜的作用。

现有技术中常用的封装方案是将掩膜版的框架与ALD腔室内的台板接触，通过改变台板上垫块的厚度，来调整掩膜版的薄片与台板之间的间隙高度。间隙高度应该控制在显示器件的厚度范围内，例如，当显示器件的厚度为0.5mm时，则间隙高度应控制在0.5mm。这样薄片才能较好地与显示器件接触，阻挡ALD的反应物沉积在被掩膜的区域；当间隙高度过大，则ALD的反应物容易沉积到薄片与台板之间的间隙内，从而使得被掩膜的区域实际上沉积了反应物；当间隙高度过小，则容易被显示器件顶起造成形变，且也容易使间隙内沉积不需要的反应物，导致阴影效应(阴影效应指不应沉积的地方仍然会有反应物沉积在衬底上)，进一步地导致在封装时，显示器件边缘用于连接集成芯片或者柔性集成电路板的绑定区域须远离封装区域，从而使得显示器件无法做成窄边框，影响显示效果。

发明内容

基于此，有必要提供一种掩膜装置及其制作方法。本发明的掩膜装置能够极大程度上减少反应物沉积在衬底，掩膜能力高，降低原子层沉积技术中的阴影效应。

一种掩膜装置，包括掩膜框架以及掩膜主体；所述掩膜框架具有掩膜表面以及掩膜底面，所述掩膜框架的内壁具有用于承托所述掩膜主体的凹台结构，所述掩膜主体具有镂空的镀膜区域，所述掩膜主体具有第一表面以及第二表面，所述第二表面具有引流缓冲槽，所述第二表面具有第二覆膜，所述掩膜主体通过部分所述第二表面配合于所述凹台结构并与所述掩膜框架连接，所述第一表面与所述掩膜表面朝向一致，所述第一表面和/或所述掩膜表面上具有第一覆膜。

在其中一个实施例中，所述引流缓冲槽为环绕所述镀膜区域的环形槽。

在其中一个实施例中，所述引流缓冲槽由槽底面至槽口方向逐渐收窄。

在其中一个实施例中，所述引流缓冲槽的深度为所述掩膜主体厚度的1/3～1/2。