[发明专利]一种半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法。所述半导体器件包括：碳化硅衬底，所述碳化硅衬底包括第一掺杂类型的掺杂层，所述掺杂层中设置有沟槽；位于所述掺杂层中的第二掺杂类型的掺杂区，所述掺杂区包括位于所述沟槽底部的第一掺杂区；以及金属电极，其中，所述金属电极包括嵌入所述掺杂层中的所述沟槽的第一部分，所述第一部分与所述第一掺杂区欧姆接触，所述第一部分与所述沟槽的侧壁上未形成所述掺杂区的所述掺杂层肖特基接触。根据本发明的半导体器件的制造方法和半导体器件，提高电流密度，减小漏电流，提高了器件的耐压性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

碳化硅是Ⅳ-Ⅳ族化合物材料，具有高硬度、高化学稳定性、高热导率、宽禁带、高临界电场强度、高饱和迁移速率等特点。碳化硅功率器件大大提升半导体器件的性能，SiCJBS在工作过程中没有少数载流子储存，反向恢复快，开关损耗低。

现有的SiC JBS中将肖特基二极管(SBD)和PiN结构结合在一起，PiN结构中的P型区域形成在N型有源区内，使电极与有源区之间的肖特基接触和电极与有源区内的PiN结构之间的欧姆接触形成在同一平面内，从而使得加正向偏压时正向电流由电极穿过肖特基接触区到达N型有源区的电流密度受到限制，加反向偏压时，漏电流较大，耐压受到限制。

为了解决现有技术中的问题，本发明提供了一种半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中的问题，本发明提供了一种半导体器件，包括：

碳化硅衬底，所述碳化硅衬底包括第一掺杂类型的掺杂层，所述掺杂层中设置有沟槽；

位于所述掺杂层中的第二掺杂类型的掺杂区，所述掺杂区包括位于所述沟槽底部的第一掺杂区；以及

金属电极，其中，所述金属电极包括嵌入所述掺杂层中的所述沟槽的第一部分，所述第一部分与所述第一掺杂区欧姆接触，所述第一部分与所述沟槽的侧壁上未形成所述掺杂区的所述掺杂层肖特基接触。

示例性地，所述掺杂区还包括位于所述掺杂层表面以下的第二掺杂区，所述第二掺杂区的深度小于所述沟槽的深度，所述金属电极还包括位于所述掺杂层上方的第二部分，所述第二部分与所述第二掺杂区欧姆接触。

示例性地，所述掺杂层中设置有至少两个沟槽。

示例性地，所述沟槽包括沿着第一方向并列设置的至少两个条状沟槽，其中所述条状沟槽在与所述第一方向交叉的第二方向上从有源区的第一端延伸到与所述第一端相对应的第二端。

示例性地，所述沟槽包括位于所述条状沟槽之间的凹型沟槽。

示例性地，所述掺杂层中设置有至少两列沟槽，其中，所述至少两列沟槽中的每一列至少包括两个所述沟槽。

示例性地，所述沟槽包括环形凹型沟槽以及在所述环形凹型沟槽所环绕的所述掺杂层中设置的凹型沟槽。

本发明还提供一种半导体器件的制造方法，包括：

提供碳化硅衬底，所述碳化硅衬底包括第一掺杂类型的掺杂层；

在所述掺杂层中形成沟槽；

在所述掺杂层中形成第二掺杂类型的掺杂区，其中所述掺杂区包括位于所述沟槽底部的第一掺杂区，并且所述第一掺杂区以上的至少部分所述沟槽的侧壁外侧的所述掺杂层中未形成所述掺杂区；