[发明专利]一种降低SRAM睡眠状态漏电的电路

说明书

本发明公开了一种降低SRAM睡眠状态漏电的电路，包含PVT追踪模块和阵列刷新模块；PVT追踪模块，用于追踪温度变化和全局工艺偏差，输出一个参考电压值；阵列刷新模块，用于根据PVT追踪电路的输出参考电压值，动态调节SRAM存储阵列的供电电压。本发明用一串连接的MOS管对电源电压进行分压，以多个分压点处的电压值作为参考值，给数据保持的复制单元进行供电，从而追踪不同PVT条件下合适的翻转点电压；同时，阵列采用交替的供电方式，使其在睡眠状态下能够在极低保持电压下尽心数据保持，从而带来更低的阵列漏电。

技术领域

本发明属于低功耗SRAM技术领域，尤其涉及一种降低SRAM睡眠状态漏电的电路。

背景技术

由于移动应用的特性，当前的物联网(IoT)设备大部分时间都处于睡眠状态，其静态能量损失占比逐渐和工作状态下的能量消耗相比拟，甚至更高。因此，降低SRAM在睡眠状态下的功耗可以大幅度降低整个系统的静态能量损失，延长设备续航时间。其中，SRAM阵列的漏电占据了其待机模式下漏电的主要成分，随着工艺的迁移，晶体管的亚阈值漏电和栅极漏电成为限制SRAM睡眠模式下的功耗降低的主要成分。以往的设计偏向于用钳位结构，单一的降低SRAM睡眠模式下的电压值，不具有对工艺变化的适应性，并且对于漏电的降低也是被动地直接地来实现。因此，追踪SRAM的工艺变化同时强化阵列地数据保持能力，降低SRAM的漏电流是具有重要意义的。

发明内容

发明目的：针对以上问题，本发明提出一种降低SRAM睡眠状态漏电的电路，通过PVT追踪模块追踪温度变化和全局工艺偏差，输出参考电压值，用于动态调节SRAM存储阵列的供电电压，强化SRAM存储单元的数据保持能力。

技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种降低SRAM睡眠状态漏电的电路，包含PVT追踪模块和阵列刷新模块；所述PVT追踪模块，用于追踪温度变化和全局工艺偏差，输出一个参考电压值；所述阵列刷新模块，用于根据PVT追踪电路的输出参考电压值，动态调节SRAM存储阵列的供电电压。

进一步地，所述PVT追踪模块包括若干MOS管、若干复制单元、翻转检测电路和输出驱动模块。

进一步地，所述PVT追踪模块包含第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管；第一复制单元、第二复制单元、第三复制单元、第四复制单元、第五复制单元、第六复制单元、第七复制单元、第八复制单元、第九复制单元；翻转检测电路、输出驱动模块。

其中，第一PMOS管的源极接在电源VDD上；第一PMOS管的栅极分别和第一PMOS管的漏极、第一NMOS管的漏极、第一NMOS管的栅极、第一复制单元的源端相连；第一NMOS管的源极分别和第二PMOS管的源极、第二复制单元的源端相连；第二PMOS管的栅极分别和第二PMOS管的漏极、第二NMOS管的漏极、第二NMOS管的栅极、第三复制单元的源端相连；第二NMOS管的源极分别和第三PMOS管的源极、第四复制单元的源端相连；第三PMOS管的栅极分别和第三PMOS管的漏极、第三NMOS管的漏极、第三NMOS管的栅极、第五复制单元的源端相连；第三NMOS管的源极分别和第四PMOS管的源极、第六复制单元源端相连；第四PMOS管的栅极分别和第四PMOS管的漏极、第四NMOS管的漏极、第四NMOS管的栅极、第七复制单元的源端相连；第四NMOS管的源极分别和第五PMOS管的源极、第八复制单元源端相连；第五PMOS管的栅极分别和第五PMOS管的漏极、第五NMOS管的漏极、第五NMOS管的栅极、第九复制单元的源端相连；第五NMOS管的源极接在地线上。

翻转检测电路的输入端(分别和第一复制单元的输出端、第二复制单元的输出端、第三复制单元的输出端、第四复制单元的输出端、第五复制单元的输出端、第六复制单元的输出端、第七复制单元的输出端、第八复制单元的输出端、第九复制单元的输出端相连；翻转检测电路的输出端接在输出驱动模块的检测端，输出驱动模块的参考电压输出端接在SRAM存储阵列的供电端。