[发明专利]一种功率模块的结构设计及其实现方法

说明书

公开了一种功率模块的结构设计，尤其是功率模块内部的栅‑源极路径的布局方案及其结构设计，其中上桥的栅‑源极路径呈“I”形平行于功率模块的短轴中心线，且紧挨信号端子布局，而下桥的栅‑源极路径呈“T”形且对称的分布于功率模块的长轴中心线两侧，提出的栅‑源极路径的布局方案及其结构设计改善了功率模块在开关瞬态的动态均流特性。

技术领域

本发明涉及一种功率模块，尤其涉及一种运用于高速开关和高频领域的碳化硅功率模块的结构设计及其实现方法。

背景技术

大功率、高频以及高速度开关是碳化硅器件的主流发展趋势，充分发挥碳化硅大功率器件高速开关和高频运行的性能优势正成为碳化硅器件扩大市占的核心优势。功率模块方案成为碳化硅器件的大功率化的必经之路，大功率意味着模块内部并联的芯片数量更多，如果这些并联芯片的栅-源极路径彼此之间出现较大的差异，那么碳化硅功率模块在高速开关和高频运用中并联芯片在开关瞬态容易出现不均流的问题。

寻找一个优化的结构设计或者功率芯片并联路径布局方案对于充分发挥碳化硅功率模块的高速开关和高频运行的性能优势来说非常的必要。因此，提高碳化硅功率模块内部并联芯片栅-源极路径之间或者漏-源极路径之间的对称性和均一性成为提高功率模块在开关瞬态的动态均流的重要方法。

发明内容

为了解决上述现有技术的一个或多个技术问题，本发明提出了一种运用于高速开关和高频领域的碳化硅功率模块的栅-源极路径的实现方案及其结构设计，即上下桥差异化的栅-源极路径布线和电阻相结合的模块设计方案。

根据本发明一实施例提出了一种功率模块，包括：热沉底板；第一焊料层，位于热沉底板上表面；DBC结构，位于所述第一焊料层上表面，其中的DBC结构包括下层铜箔、中间陶瓷层和上层铜箔；第二焊料层，位于DBC结构上层铜箔的上表面；功率芯片，位于第二焊料层上表面；以及半桥拓扑结构电路，位于DBC结构中间陶瓷层的上方，包括功率芯片、金属引线、信号端子、铜桥以及DBC结构上层铜箔中的栅极条和源极条；其中所述的功率模块的栅-源极路径包括信号端子、栅极条、源极条、栅极电阻和金属引线，其中上桥栅-源极路径的布局方案中栅极条和源极条呈“I”形布局，下桥栅-源极路径的布局方案中栅极条和源极条呈“T”形布局。

进一步地，其中上桥栅-源极路径的布局方案中栅极条和源极条平行于功率模块的短轴中心线且紧挨着功率模块信号端子布局；下桥栅-源极路径的布局方案中与模块长轴中心线平行且紧挨模块长轴中心线的栅极条和源极条将栅源极控制信号由信号端子引到功率模块的下桥区域，栅源极控制信号到达下桥区域后再通过与模块短轴中心线平行的栅极条和源极条将栅源极控制信号引入到下桥的功率芯片。

进一步地，其中功率模块中单一桥臂对应的DBC结构上层铜箔图案设计，其包括布局功率芯片和布局栅-源极路径以及布局其它结构的DBC结构上层铜箔所组合成的图案设计。

进一步地，其中所述功率模块的栅-源极路径的布局方案和结构设计所对应的全部DBC结构的上层铜箔所组合成的图案设计。

进一步地，其中栅极电阻布局于栅极条上，每个栅极电阻都对应一个功率芯片，且上桥的功率芯片的栅极电阻的阻值不低于下桥的功率芯片所对应的栅极电阻的阻值。

进一步地，其中功率模块内部栅-源极路径中，栅源极控制信号在未到达芯片并联路径前布局一个单一的栅极电阻，且上桥栅-源极路径中该单一的栅极电阻的阻值不低于下桥中对应的单一的栅极电阻的阻值。