[发明专利]基于FPGA的中频数字波束形成方法

权利要求书

1.一种基于FPGA的中频数字波束形成方法，其特征在于，包括：

将中频信号分为16路波段不同的信号，分为两组分别输入第一FPGA和第二FPGA中，其中，所述第一FPGA和第二FPGA均包括8个输入通道，每一所述输入通道各处理1路信号；

将各所述输入通道对应的1路信号分为4路波段不同的子信号，按照预设频率依次对所述子信号进行采样，则所述4路波段不同的子信号的采样信号共同构成所述输入通道的输入信号；

令所述第一FPGA和所述第二FPGA分别对各自输入的8路信号进行加权处理，得到对应的8路加权数字信号；

将所述第一FPGA中的加权数字信号输入所述第二FPGA，合并所述第一FPGA和所述第二FPGA中的加权数字信号；

令所述第二FPGA对合并的所述加权数字信号进行正交解调及低通滤波处理，得到所述中频信号的中频数字波束。

2.根据权利要求1所述的方法，其特征在于，所述8路信号均为无符号数字信号，所述令第一FPGA和所述第二FPGA分别对各自输入的8路信号进行加权处理，得到对应的8路加权数字信号包括：

将所述8路信号各自的转换为有符号数字信号；

获取所述8路信号对应的加权系数，并对所述有符号数字信号分别进行加权处理，获得对应的所述加权数字信号；

获取各所述通道对应的FIR时延滤波器的系数的组数，利用所述FIR时延滤波器将对应的所述加权数字信号进行时延滤波。

3.根据权利要求2所述的方法，其特征在于，所述将所述8路信号各自的转换为有符号数字信号包括：

分别判断所述8路信号是否为无符号信号；

当所述信号为无符号信号时，通过unsigned-to-signed模块将所述无符号数字信号转换为补码，得到所述有符号数字信号；

当所述信号为有符号信号时，则对所述有符号信号不做处理；

通过第一FIFO将各路所述有符号数字信号的时钟同步。

4.根据权利要求2所述的方法，其特征在于，所述8路信号各由4路波段不同的子信号组成，共32路子信号，各所述子信号进行加权处理和时延滤波后，所述方法还包括：

将各路子信号的加权数字信号累加，得到所述8路信号对应的所述加权数字信号；

通过第二FIFO将各路所述加权数字信号的时钟同步。

5.根据权利要求2所述的方法，其特征在于，所述加权系数由加权生成器根据外部输入的辅助数据生成，所述FIR时延滤波器的系数的组数从所述辅助数据中获得。

6.根据权利要求1所述的方法，其特征在于，所述将所述第一FPGA中的加权数字信号输入所述第二FPGA，合并所述第一FPGA和所述第二FPGA中的加权数字信号包括：

通过Aurora模板将所述第一FPGA中的所述加权数字信号输入所述第二FPGA；

通过第三FIFO将输入所述第二FPGA的所述加权数字信号时钟同步；

将所述第一FPGA和所述第二FPGA中的加权数字信号合并。

7.根据权利要求1所述的方法，其特征在于，合并后的所述加权数字信号包括2路实部信号和2路虚部信号，所述第二FPGA对合并的所述加权数字信号进行正交解调及低通滤波处理，得到所述中频信号的中频数字波束包括：

按照所述2路实部信号和2路虚部信号的各自的正交解调系数在数字1、0、-1、0之间的变化规律，分别对各路信号进行相应的置零或取反操作，实现对各路信号的正交解调；

将所述2路实部信号合并，将所述2路虚部信号合并；

对合并后得到的信号进行低通滤波；

通过第四FIFO将滤波后的信号的时钟同步，得到所述中频数字波束。

8.根据权利要求7所述的方法，其特征在于，低通滤波器的设计参数采取kaiser窗，β值取2.9，阶数为24，通带截止频率为250MHz，阻带起始频率为350MHz，通带的纹波系数为0.2dB，阻带衰减40dB。

9.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在实现低通滤波后，将所述中频数字波束通过QSFP光纤输出。