[发明专利]基于FPGA的中频数字波束形成方法

说明书

本公开提供了一种基于FPGA的中频数字波束形成方法，包括：将中频信号分为16路波段不同的信号，分为两组分别输入第一FPGA和第二FPGA中，令第一FPGA和第二FPGA分别对各自输入的8路信号进行加权处理，得到对应的8路加权数字信号，将第一FPGA中的加权数字信号输入第二FPGA，合并第一FPGA和第二FPGA中的加权数字信号，令第二FPGA对合并的加权数字信号进行正交解调及低通滤波处理，得到中频信号的中频数字波束，其中，各FPGA的各通道将对应的信号分为4个波段的子信号轮流进行采样，将时钟频率降低为采样频率的1/4。该方法实现了中频数字波束在FPGA中形成，时钟频率低，计算复杂度低。

技术领域

本公开涉及数字信号处理技术领域，尤其涉及一种基于FPGA的中频数字波束形成方法。

背景技术

俯仰向数字波束形成(Digital Beam Forming，简称DBF)技术一门是随着数字信号处理方法的发展而建立起来的新技术，这种技术不仅能充分保留阵列天线上收集的信息，而且能利用复杂的数字信号处理方法对信号进行处理，在基带数字端运用数字信号处理技术形成灵活的波束发射和接收。

目前，数字波束形成方法主要包括传统的低频数字波束形成和改进的中频数字波束形成的方法。其中，改进的中频数字波束形成技术可实现中频信号的数字波束形成，由于中频频率较高，一般在1～2.5GHz之间，所需的时钟频率就比较高，并且计算复杂度很高，硬件实现较为困难。

发明内容

鉴于上述问题，本发明提供了一种基于FPGA的中频数字波束形成方法方法，以解决上述技术问题。

本公开的一个方面提供了一种基于FPGA的中频数字波束形成方法，包括：将中频信号分为16路波段不同的信号，分为两组分别输入第一FPGA和第二FPGA中，其中，所述第一FPGA和第二FPGA均包括8个输入通道，每一所述输入通道各处理1路信号；令所述第一FPGA和所述第二FPGA分别对各自输入的8路信号进行加权处理，得到对应的8路加权数字信号；将所述第一FPGA中的加权数字信号输入所述第二FPGA，合并所述第一FPGA和所述第二FPGA中的加权数字信号；令所述第二FPGA对合并的所述加权数字信号进行正交解调及低通滤波处理，得到所述中频信号的中频数字波束。

可选地，所述方法还包括：将各所述输入通道对应的1路信号分为4路波段不同的子信号，按照预设频率依次对所述子信号进行采样，则所述4路波段不同的子信号的采样信号共同构成所述输入通道的输入信号。

可选地，所述8路信号均为无符号数字信号，所述令第一FPGA和所述第二FPGA分别对各自输入的8路信号进行加权处理，得到对应的8路加权数字信号包括：将所述8路信号各自的转换为有符号数字信号；获取所述8路信号对应的加权系数，并对所述有符号数字信号分别进行加权处理，获得对应的所述加权数字信号；获取各所述通道对应的FIR时延滤波器的系数的组数，利用所述FIR时延滤波器将对应的所述加权数字信号进行时延滤波。

可选地，所述将所述8路信号各自的转换为有符号数字信号包括：分别判断所述8路信号是否为无符号信号；当所述信号为无符号信号时，通过unsigned-to-signed模块将所述无符号数字信号转换为补码，得到所述有符号数字信号；当所述信号为有符号信号时，则对所述有符号信号不做处理；通过第一FIFO将各路所述有符号数字信号的时钟同步。

可选地，所述8路信号各由4路波段不同的子信号组成，共32路子信号，各所述子信号进行加权处理和时延滤波后，所述方法还包括：将各路子信号的加权数字信号累加，得到所述8路信号对应的所述加权数字信号；通过第二FIFO将各路所述加权数字信号的时钟同步。

可选地，所述加权系数由加权生成器根据外部输入的辅助数据生成，所述FIR时延滤波器的系数的组数从所述辅助数据中获得。