[发明专利]一种交流B码解码电路及解码方法

说明书

本发明涉及一种交流B码解码电路及解码方法，属于交流B码解码技术领域，解决了现有交流B码解码过程存在的电路复杂度高、器件成本高的问题。一种交流B码解码电路，所述电路包括：比较器、RC电路、D触发器、累加器、数字低通滤波器及解码器；其中，所述比较器，正输入端用于接收基准电压，负输入端用于连接所述RC电路的分压端，输出端连接所述D触发器的输入端；所述D触发器的输出端分别连接所述累加器的输入端和所述RC电路的反馈端；所述RC电路的输入端用于接收所述交流B码；所述累加器的输出端连接所述数字低通滤波器的输入端，所述数字低通滤波器的输出端与所述解码器的输入端相连，所述解码器的输出端用于输出解码得到的时间信息。

技术领域

本发明涉及交流B码解码技术领域，尤其涉及一种交流B码解码电路及解码方法。

背景技术

IRIG(Inter-RangeInstrumentation Group)是美国靶场司令部委员会的下属机构靶场仪器组的简称。IRIG串行时间码共有六种格式，即A、B、D、E、G、H，其中，IRIG-B格式时间码(以下简称B码)以其时间信息含量丰富、易传输、易理解等特点，广泛应用于电力、通信、军事等领域。B码的时帧速率为1帧/s，包含100位信息，分别表示BCD时间信息和控制功能信息，同时，也可从串行时间码中提取出频率为1Hz、10Hz和100Hz的脉冲信号。

IRIG-B格式时间码包括两种接口形式：直流B码和交流B码。

其中，直流B码通常采用TTL接口(电平信号)和RS-422/485接口(差分信号)，每秒1帧，每帧10组，每组10个码元，每个码元宽度为10ms。码元脉冲的编码方式均为先高电平、后低电平。依据占空比的不同，可将码元分为以下三种：占空比为20％的码元(2ms高电平、8ms低电平)，其表示1位二进制数中的“0”，即”0”码；占空比为50％的码元(5ms高电平、5ms低电平)，其表示1位二进制数中的“1”，即”1”码；占空比为80％的码元(8ms高电平、2ms低电平)，其表示1个位置标识符“P”，即”P”码。每个码元脉冲的上升沿对应着整秒的1/100的等分点，每帧的码元依据实时的时间信息和控制信息按IRIG-B格式排列。

交流B码采用600Ω平衡接口，为1kHz标准调幅正弦波，正弦波的正交过零点与码元的上升沿对齐。交流B码正弦波的幅值大小与直流B码的高、低电平对应，调制比通常也设置为3∶1，调制方式如图1所示。

在现有技术中，通过以下方式对交流B码进行解码：先对交流B码进行过零检测，提取出1kHz的方波信号，再用AD芯片对交流B码进行幅度采样，将1kHz方波和幅度采样值输入CPLD/FPGA，解码出秒信号和码元值。此方法需要硬件配合实现复杂的迟滞过零比较检测和高速AD模数转换，而且，解码的精度越高，对过零比较输出延迟和AD模数转换采样率的要求就越高，电路的复杂度和器件成本也显著增大。

发明内容

鉴于上述的分析，本发明实施例旨在提供一种交流B码解码电路及解码方法，用以解决现有交流B码解码过程存在的电路复杂度高、器件成本高的问题。

一方面，本发明实施例提供了一种交流B码解码电路，所述电路包括：比较器、RC电路、D触发器、累加器、数字低通滤波器及解码器；其中，

所述比较器，正输入端用于接收基准电压，负输入端用于连接所述RC电路的分压端，输出端连接所述D触发器的输入端；

所述D触发器的输出端分别连接所述累加器的输入端和所述RC电路的反馈端；所述RC电路的输入端用于接收所述交流B码；

所述累加器的输出端连接所述数字低通滤波器的输入端，所述数字低通滤波器的输出端与所述解码器的输入端相连，所述解码器的输出端用于输出解码得到的时间信息。

在上述方案的基础上，本发明还做出了如下改进：