[发明专利]一种交流B码解码电路及解码方法

权利要求书

1.一种交流B码解码电路，其特征在于，所述电路包括：比较器、RC电路、D触发器、累加器、数字低通滤波器及解码器；其中，

所述比较器，正输入端用于接收基准电压，负输入端用于连接所述RC电路的分压端，输出端连接所述D触发器的输入端；

所述D触发器的输出端分别连接所述累加器的输入端和所述RC电路的反馈端；所述RC电路的输入端用于接收所述交流B码；

所述累加器的输出端连接所述数字低通滤波器的输入端，所述数字低通滤波器的输出端与所述解码器的输入端相连，所述解码器的输出端用于输出解码得到的时间信息。

2.根据权利要求1所述的交流B码解码电路，其特征在于，所述比较器、D触发器、累加器、数字低通滤波器及解码器采用FPGA实现；所述比较器为所述FPGA器件中的LVDS缓冲器。

3.根据权利要求1或2所述的交流B码解码电路，其特征在于，所述电路还包括电阻R1、R2；

电源经串联的R1、R2后接地，将所述电阻R1和R2之间的节点电压作为所述基准电压。

4.根据权利要求3所述的交流B码解码电路，其特征在于，所述RC电路包括电阻R3、R4及电容C；

所述电阻R3的一端分别与所述电阻R4的一端、电容C的一端相连，所述电阻R3的所述一端为所述RC电路的分压端；所述电容C的另一端接地；

所述电阻R3的另一端为所述RC电路的输入端；

所述电阻R4的另一端为所述RC电路的反馈端。

5.根据权利要求4所述的交流B码解码电路，其特征在于，根据公式(1)-(3)确定所述电阻R3、R4的取值：

Vin/Vcc＝R3/R4 (1)

τ＝(R3//R4)*C (2)

τ*Fclk∈[200，1000] (3)

其中，Vin表示所述交流B码的最大电压，Vcc表示工作电压，Fclk表示工作频率，R3//R4表示电阻R3和R4并联后的电阻。

6.根据权利要求5所述的交流B码解码电路，其特征在于，根据公式(4)确定所述电阻R1、R2的取值：

Vin*R4/(R3+R4)＝Vcc*R2/(R1+R2) (4)。

7.根据权利要求1所述的交流B码解码电路，其特征在于，所述解码器通过执行以下过程解析出时间信息：

所述解码器接收所述数字低通滤波器输出的数字采样值，并在每一采样触发脉冲的上升沿时刻读取当前时刻的所述数字采样值；

若连续读取到两个直流B码的“P”码，则将以所述两个直流B码的“P”码中的第二个直流B码的“P”码为起点、并等待992个所述采样触发脉冲的上升沿后的中间电压时刻作为准秒时刻；

并以所述准秒时刻为起点，获取当前秒中的码元值：

若连续读取到的8个采样最大值后又连续读取到的2个采样最小值，则解析为直流B码中的“P”码；

若连续读取到5个采样最大值后又连续读取到的5个采样最小值，则解码为直流B码中的“1”码；

若连续读取到2个采样最大值后连续读取到的8个采样最小值，则解码为直流B码中的“0”码。

8.根据权利要求7所述的交流B码解码电路，其特征在于，

所述采样触发脉冲是占空比为50％的1KHz的方波，所述采样触发脉冲信号与所述交流B码的关系为：每检测到交流B码的波峰，采样触发脉冲的值变为“1”；每检测到交流B码的波谷，采样触发脉冲的值变为“0”。