[发明专利]一种制造互连结构的方法及存储器件在审
| 申请号： | 202011561498.0 | 申请日： | 2020-12-25 |
| 公开（公告）号： | CN114758982A | 公开（公告）日： | 2022-07-15 |
| 发明（设计）人： | 金廷修;高建峰;刘金彪;李俊杰;白国斌;刘卫兵 | 申请（专利权）人： | 中国科学院微电子研究所;真芯（北京）半导体有限责任公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/8242;H01L27/108;H01L27/115 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 房德权 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 制造 互连 结构 方法 存储 器件 | ||
1.一种制造互连结构的方法，其特征在于，包括：
在第一有源区上方形成第一接触孔；其中，所述第一接触孔位于金属线之间；
在所述第一有源区和第二有源区上方形成多晶硅层；其中，所述多晶硅层将所述第一接触孔填充；
在所述第二有源区上方形成第二接触孔；
向所述第二接触孔内的所述第二有源区进行离子注入；
刻蚀所述多晶硅层，并在所述第一接触孔内形成接触塞；
在所述第一有源区和所述第二有源区的上方形成金属层；其中，所述金属层将所述第一接触孔和所述第二接触孔填充，并形成连接。
2.如权利要求1所述的方法，其特征在于，所述在第一有源区上方的金属线之间形成第一接触孔，包括：
在所述第一有源区和所述第二有源区上方形成第一掩膜；
在所述第一有源区上方进行刻蚀，形成第一接触孔；
去除所述第一掩膜。
3.如权利要求1所述的方法，其特征在于，所述在第二有源区上方形成第二接触孔，包括：
在所述多晶硅层上形成第二掩膜；
对所述第二有源区上方的所述多晶硅层进行刻蚀，形成所述第二接触孔。
4.如权利要求1所述的方法，其特征在于，所述向所述第二接触孔内的所述第二有源区进行离子注入，包括：
对所述第二接触孔内的所述第二有源区进行N+型离子注入。
5.如权利要求1所述的方法，其特征在于，所述向所述第二接触孔内的所述第二有源区进行离子注入，包括：
对所述第二接触孔内的所述第二有源区进行P+型离子注入。
6.如权利要求1所述的方法，其特征在于，所述刻蚀所述多晶硅层，并在所述第一接触孔内形成接触塞，包括：
在所述第二接触孔内形成第三掩膜；
刻蚀所述多晶硅层，在所述第一接触孔内形成接触塞。
7.如权利要求1所述的方法，其特征在于，第一有源区为存储单元区的有源区，第二有源区为周边电路区的有源区。
8.如权利要求1所述的方法，其特征在于，所述金属线为位线。
9.如权利要求1所述的方法，其特征在于，所述金属层为钨。
10.一种存储器件，其特征在于，包括采用权利要求1-9中任一所述方法制造的互连结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所;真芯（北京）半导体有限责任公司，未经中国科学院微电子研究所;真芯（北京）半导体有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011561498.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
