[发明专利]半导体结构及其形成方法

说明书

提供半导体结构及其形成方法。半导体结构包含基底和从基底突出的鳍片结构。半导体结构还包含在鳍片结构上方形成的纳米结构和围绕纳米结构的栅极结构。半导体结构还包含连接至纳米结构的源极/漏极结构以及夹设在鳍片结构和源极/漏极结构之间的隔离部件。

技术领域

本发明实施例涉及半导体制造技术，特别涉及半导体结构及其形成方法。

背景技术

电子产业对能够进行许多越来越复杂且精密功能的更小且更快的电子装置的需求不断增长。因此，半导体产业存在制造低成本、高效能和低功率集成电路(integratedcircuits，ICs)的持续趋势。目前为止，通过缩减半导体集成电路的尺寸(例如最小部件尺寸)并借此提高生产效率及降低相关成本，已经很大程度地实现了这些目标。然而，这样的缩减已使得半导体生产工艺变得更复杂。因此，实现半导体集成电路和装置的持续进展需要在半导体生产工艺和技术上有类似的进展。

最近，已经导入多栅极装置，以通过增加栅极-通道耦合、降低截止状态电流及降低短通道效应(short-channel effects，SCEs)来改善栅极控制。已经导入的一种这样的多栅极装置是全绕式栅极(gate-all around，GAA)晶体管。全绕式栅极装置的名称来自于栅极结构，栅极结构可以在通道区周围延伸，以从两侧或四侧接近通道。全绕式栅极装置与传统的互补式金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)工艺相容，并且全绕式栅极装置的结构允许其在保持栅极控制和减轻短通道效应的同时大幅缩减尺寸。然而，全绕式栅极部件制造的整合可能具有挑战性。

发明内容

根据一些实施例，提供半导体结构。此半导体结构包含基底；从基底突出的鳍片结构；形成在鳍片结构上方的多个纳米结构；围绕所述多个纳米结构的栅极结构；连接至所述多个纳米结构的源极/漏极结构；以及夹设在鳍片结构和源极/漏极结构之间的隔离部件。

根据另一些实施例，提供半导体结构。此半导体结构包含基底；从基底突出的第一鳍片结构；在第一鳍片结构上方形成的多个第一纳米结构；在通道区包覆环绕所述多个第一纳米结构的栅极结构；在源极/漏极区覆盖第一鳍片结构的顶表面的隔离部件；以及形成在隔离部件上方并连接至所述多个第一纳米结构的第一源极/漏极结构。

根据又另一些实施例，提供半导体结构的制造方法。此方法包含在基底上方交替堆叠多个第一半导体材料层和多个第二半导体材料层；将所述多个第一半导体材料层、所述多个第二半导体材料层和基底图案化以形成鳍片结构；在鳍片结构的源极/漏极区中形成源极/漏极凹槽；在源极/漏极凹槽中形成隔离部件；形成源极/漏极结构覆盖隔离部件；移除所述多个第一半导体材料层以在通道区中从所述多个第二半导体材料层形成多个纳米结构；以及形成包覆环绕所述多个纳米结构的栅极结构。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1A至图1E示出根据一些实施例的制造半导体结构的中间阶段的透视图。

图2A-1至图2K-1示出根据一些实施例的沿图1E中的线A-A’所示的半导体结构的各个制造阶段的剖面示意图。

图2A-2至图2K-2示出根据一些实施例的沿图1E中的线B-B’所示的半导体结构的各个制造阶段的剖面示意图。

图3A-1和图3B-1示出根据一些实施例的沿图1E中的线A-A’所示的半导体结构的各个制造阶段的剖面示意图。

图3A-2和图3B-2示出根据一些实施例的沿图1E中的线B-B’所示的半导体结构的各个制造阶段的剖面示意图。

图4A-1至图4C-1示出根据一些实施例的沿图1E中的线A-A’所示的半导体结构的各个制造阶段的剖面示意图。