[发明专利]低速总线时间戳记方法和电路

说明书

在本公开中呈现了用于低速总线时间戳记和触发的方法和电路。主设备和从设备可以经由包括数据线和时钟线的通信链路接口连接。主设备生成并控制时钟线上的时钟信号，并在数据线上将同步命令发送给从设备。响应于同步命令，主设备接收在每个从设备处检测到的事件的时间戳记信息。主设备跟踪时钟信号的转变和频率，并基于时间戳记信息、所跟踪的转变和频率来确定事件的时间。主设备还可以将延迟设置信息发送给每个从设备，以用于基于时钟信号的转变、同步命令和延迟设置信息，在该从设备处生成触发信号。

分案说明

本申请是于2016年07月18日提交的申请号为201680043146.1、名称为“低速总线时间戳记方法和电路”的中国发明专利申请的分案申请。

技术领域

本公开大体涉及低速总线消息协议，并且更具体地涉及用于低速总线时间戳记和触发的方法和电路。

背景技术

内部集成电路(I2C)接口通常用于将较低速外围集成电路(IC)附接到较高速处理器和微控制器。较低速外围IC通常被称为从设备，而较高速处理器或微控制器通常被称为主设备。通常，从设备可以耦合到诸如传感器、陀螺仪、罗盘、麦克风等的外围设备。从设备可以被配置为监测和/或控制耦合到从设备的外围设备的操作。

在I2C消息协议中，由两个或更多个从设备进行的同时操作可以利用(例如，由主设备生成的)共同触发信号，该共同触发信号独立于I2C低速串行总线。类似地，为了确定何时事件发生(例如，由耦合到从设备的外围设备执行的测量)，每个从设备使用反馈到主设备的专用线，以信号通知主设备当事件发生时的时间。对于每个从设备，主设备可以当主设备接收到来自从设备的事件标记信号时捕获实际时间时钟的状态(即，事件的时间或事件的时间戳记)。该方法的缺点是在主设备与从设备之间的许多额外的通信线(即，板迹线)以及要求的额外的信号引脚。

发明内容

本公开的某些实施例提供一种用于低速总线触发的系统，系统包括：主设备，耦合到通信链路，主设备用以：经由通信链路发射时钟信号和同步命令，以及经由通信链路发射延迟设置信息，延迟设置信息指示要在同步命令与在耦合到通信链路的一个或多个从设备处的触发信号的生成之间发生的时钟信号的选择转变的数量；从设备，耦合到通信链路，从设备用以：经由通信链路接收同步命令和第一延迟设置信息，以及跟踪在同步命令之后的时钟信号的选择转变的数量，并且响应于选择转变的数量达到由第一延迟设置信息指示的延迟设置而生成触发信号。

本公开的某些实施例提供一种从设备，包括：接口，用于耦合到运载时钟信号的通信链路，接口用以经由通信链路接收同步命令和第一延迟设置信息，以及控制电路，用以跟踪在同步命令之后的时钟信号的选择转变的数量，并且响应于选择转变的数量达到由第一延迟设置信息指示的延迟设置而生成触发信号。

本公开的某些实施例提供一种主设备，包括：接口电路，用于耦合到通信链路，接口电路用以：经由通信链路发射时钟信号和同步命令；以及经由通信链路接收延迟设置信息，延迟设置信息指示要在同步命令与在耦合到通信链路的一个或多个从设备处的触发信号的生成之间发生的时钟信号的选择转变的数量。

本公开的某些实施例提供一种用于低速总线触发的方法，方法包括：经由运载时钟信号的通信链路，接收同步命令和第一延迟设置信息；跟踪在同步命令之后的时钟信号的选择转变的数量；以及响应于选择转变的数量达到由第一延迟设置信息指示的延迟设置而生成触发信号。

附图说明

图1是图示了根据本公开的实施例的经由基于I3C的通信链路与多个从设备接口连接的I3C主设备的示意图。

图2是根据本公开的实施例的用于实现时间戳记和延迟触发的包括经由基于I3C的通信链路与从设备接口连接的主设备的系统的示意图。

图3图示了根据本公开的实施例的示例时间戳记同步命令和关于时间戳记同步命令驱动I3C串行总线的信号的波形。