[发明专利]低速总线时间戳记方法和电路

权利要求书

1.一种用于低速总线触发的系统，所述系统包括：

主设备，耦合到通信链路，所述主设备用以：

经由所述通信链路发射时钟信号和同步命令，以及

经由所述通信链路发射延迟设置信息，所述延迟设置信息指示要在所述同步命令与在耦合到所述通信链路的一个或多个从设备处的触发信号的生成之间发生的所述时钟信号的选择转变的数量；

从设备，耦合到所述通信链路，所述从设备用以：

经由所述通信链路接收同步命令和第一延迟设置信息，以及

跟踪在所述同步命令之后的所述时钟信号的选择转变的数量，并且响应于所述选择转变的数量达到由所述第一延迟设置信息指示的延迟设置而生成触发信号。

2.根据权利要求1所述的系统，其中所述从设备包括：

计数器电路，具有响应于检测到所述同步命令而被重置的、并且在所述时钟信号的每个选择转变时递增的值；以及

比较器电路，用以将所述计数器电路的所述值与所述第一延迟设置信息进行比较，所述触发信号基于所述比较而生成。

3.根据权利要求1所述的系统，其中所述从设备用以：

经由所述通信链路接收第二延迟设置信息；

生成振荡器信号，所述振荡器信号具有比所述时钟信号的频率高的频率；

跟踪在所述时钟信号的所述选择转变的数量达到由所述第一延迟设置信息指示的所述延迟设置之后发生的所述振荡器信号的选择转变的数量；以及

响应于所述振荡器信号的所述选择转变的数量达到由所述第二延迟设置信息指示的延迟设置而生成所述触发信号。

4.根据权利要求1所述的系统，其中所述主设备用以生成指示所述触发信号的延迟的所述延迟设置信息，所述触发信号的所述延迟被表示为在所述同步命令的时间同步标记与所述触发信号的生成之间的所述时钟信号的所述选择转变的数量。

5.一种从设备，包括：

接口，用于耦合到运载时钟信号的通信链路，所述接口用以经由所述通信链路接收同步命令和第一延迟设置信息，以及

控制电路，用以跟踪在所述同步命令之后的所述时钟信号的选择转变的数量，并且响应于所述选择转变的数量达到由所述第一延迟设置信息指示的延迟设置而生成触发信号。

6.根据权利要求5所述的从设备，其中所述控制电路还包括：

计数器电路，具有响应于检测到所述同步命令而被重置的、并且在所述时钟信号的每个选择转变时递增的值；以及

比较器电路，用以将所述计数器电路的所述值与所述第一延迟设置信息进行比较，所述触发信号基于所述比较而生成。

7.根据权利要求5所述的从设备，其中所述接口用以还经由所述通信链路接收第二延迟设置信息，并且所述控制电路还包括：

振荡器电路，用以生成振荡器信号，所述振荡器信号具有比所述时钟信号的频率高的频率；

计数器电路，用以跟踪在所述时钟信号的所述选择转变的数量达到由所述第一延迟设置信息指示的所述延迟设置之后发生的所述振荡器信号的选择转变的数量；以及

比较器电路，用以还响应于所述振荡器信号的所述选择转变的数量达到由所述第二延迟设置信息指示的延迟设置而生成所述触发信号。

8.根据权利要求7所述的从设备，其中所述控制电路还包括：

另一计数器电路，所述另一计数器电路具有响应于检测到所述同步命令而被重置的、并且在所述时钟信号的每个选择转变时递增的值；以及

另一比较器电路，用以：

比较所述另一计数器电路的所述值与所述第一延迟设置信息，以及

生成使能信号，所述使能信号激活所述振荡器电路和所述计数器电路。

9.根据权利要求8所述的从设备，其中所述第二延迟设置信息指示所述触发信号的延迟，所述触发信号的所述延迟被表示为在所述使能信号的发生与所述触发信号的生成之间的所述振荡器信号的所述选择转变的数量。