[发明专利]一种功率半导体、制备方法及其应用

说明书

涉及半导体器件结构技术领域，本申请公开一种功率半导体、制备方法及其应用。依次包括衬底、掺杂层及隔离层，掺杂层向衬底方向开设有多个第一沟槽，相邻两个第一沟槽之间开设有第二沟槽，所述第二沟槽由所述掺杂层顶部向所述掺杂层底部延伸，第二沟槽底部与掺杂层底部平齐，第一沟槽内包含有填充物，填充物与第一沟槽顶部平齐，第二沟槽内填充成型有第一类型杂质离子。相比现有技术，能够通过在第二沟槽中填充第一类型杂质离子有效改善沟槽结构，减小工艺制作难度，操作简单、开启电压低、能够有效提高对P‑well能力的性能的改善。

技术领域

本申请涉及半导体器件结构技术领域，具体而言，涉及一种功率半导体、制备方法及其应用。

背景技术

对于IGBT产品绝缘栅双极型晶体管，由于常用于工作在高频高功率电路里，因此对于IGBT的短路耐量有比较大的需求。为了改善沟槽IGBT的短路能力，目前常用的方法是在contact工艺完成后，增加contact注入，从而降低P-well的电阻，降低EPI-P well-N+的寄生三极管导通，改善闩锁，增强器件的短路能力。但这样的做法，一方面由于注入精度的控制以及注入P+的扩散，高浓度P+注入很容易影响沟道浓度，从而升高开启电压Vth；另一方面，由于注入能力的限制，很难进行高深度注入，形成注入P+的沟道参差不齐，注入不均匀，从而使P+改善P-well能力有限。

发明内容

为了解决现有技术中高浓度P+注入难度大、开启电压高、改善P-well能力有限的技术问题，本申请主要提供一种操作简单、开启电压低、能够有效提高对P-well能力的性能的改善的一种功率半导体、制备方法及其应用。

为实现上述发明目的，本申请采用如下技术方案：

根据本申请的一个方面，提供了一种功率半导体，依次包括衬底、掺杂层及隔离层，所述掺杂层向所述衬底方向开设有多个第一沟槽，相邻两个所述第一沟槽之间开设有第二沟槽，所述第二沟槽由所述掺杂层顶部向所述掺杂层底部延伸，所述第二沟槽底部与所述掺杂层底部平齐，所述第一沟槽内包含有填充物，所述填充物与所述第一沟槽顶部平齐，所述第二沟槽内填充成型有第一类型杂质离子。

根据本申请的一实施方式，其中还包括接触孔，所述接触孔与所述第二沟槽位置对齐，且所述接触孔由所述隔离层顶部延伸至所述掺杂层顶部。

根据本申请的一实施方式，其中还包括金属层，所述金属层覆设于所述隔离层顶部及所述接触孔内。根据本申请的一实施方式，其中所述接触孔及所述第二沟槽均为刻蚀成型。

根据本申请的一实施方式，其中所述第一沟槽面向填充物覆设有栅氧层。

根据本申请的一实施方式，其中所述第二沟槽垂直于所述掺杂层。

根据本申请的一实施方式，其中所述第一沟槽两侧设置有发射极区，所述发射极区内包含有第二类型杂质离子，所述隔离层覆设与所述第一沟槽顶部。

根据本申请的一实施方式，其中所述第一类型杂质离子与所述第二类型杂质离子种类不同。

根据本申请的一实施方式，其中所述第一类型杂质离子的填充浓度大于所述掺杂层粒子的掺杂浓度。

一种功率半导体制备方法，包括所述的功率半导体。

根据本申请的一实施方式，其中包括如下步骤：

通过刻蚀工艺形成第一沟槽；

在高温炉管内形成长栅氧；

在第一沟槽内掺杂填充物，对所述填充物进行回刻，使所述填充物与所述第一沟槽顶部平齐；

通过第二类型杂质离子对掺杂层进行光刻，并注入第二类型杂质离子，在第一沟槽两侧形成发射极区；

生长隔离层，并通过刻蚀形成接触孔；