[发明专利]基于延时环冗余状态信息的高精度时间测量装置及方法

说明书

本发明属于高精度时间频率测量领域，并具体公开了一种基于延时环冗余状态信息的高精度时间测量装置及方法。包括延时环内插器、延时环逻辑门状态信息锁存模块、冗余状态信息时间序列存储模块和测量数据统计分析模块。延时环内插器由具有专用进位链的逻辑门组成，实现一阶内插细分。延时环逻辑门状态信息锁存模块和冗余状态信息时间序列存储模块实现冗余状态信息细分电路，同步锁存延时环逻辑门输出状态信息，对延时环内插器进行二阶等效细分，测量数据统计分析模块分析计算测量结果。本发明利用FPGA逻辑门固有的传输延时不一致特性，通过冗余状态信息细分电路实现对延时环内插器的二阶细分，以提高时间测量分辨率和测量精度。

技术领域

本发明属于高精度时间频率测量领域，更具体地，涉及一种基于延时环冗余状态信息的高精度时间测量装置及方法。

背景技术

时间测量是现代计量学中一项重要的测量技术，该技术能精确测量两个物理事件之间的时间间隔，目前高精度时间间隔测量设备广泛应用于基础研究和工程应用中，如量子通信、时间分辨率光谱分析、激光测距、生物医学成像等领域。基于FPGA实现的时间数字转换器是目前研究最热门、精度较高的时间间隔测量方法之一，且具有实现周期短、成本低、适应性强等特点。

然而，现有的基于FPGA实现的延时环缩减法时间测量分辨率低，同时，传统二阶时间测量方法中，一阶测量电路和二阶测量电路是顺序执行的，每增加一级测量电路，时间测量速度将降低。同时，每增加一级测量电路，会影响时间测量速度和死区时间。

基于上述缺陷和不足，本领域亟需对现有的二阶延时环时间测量装置做出进一步的改进设计，构建高精度时间测量装置及方法，解决现有二阶延时环时间测量装置存在的问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于延时环冗余状态信息的高精度时间测量装置及方法，其中结合FPGA延时环自身的特征及其时间测量的技术特点，相应的对其关键组件如延时环内插器、延时环逻辑门状态信息锁存模块、冗余状态信息时间序列存储模块以及测量数据统计分析模块的结构及其具体设置方式进行研究和设计，相应的可有效解决现有技术中基于FPGA实现的延时环缩减法时间测量分辨率低的问题，能显著提高延时环缩减法内插器的测量分辨率和测量精度，且不影响延时环内插器的测量速度，并能在低端FPGA平台实现高精度时间测量。

为实现上述目的，按照本发明的一个方面，提出了一种基于延时环冗余状态信息的高精度时间测量装置，包括延时环内插器、延时环逻辑门状态信息锁存模块、冗余状态信息时间序列存储模块以及测量数据统计分析模块，其中，

所述延时环内插器用于测量被测时间间隔，该延时环内插器包括两条并行且完全相同的第一延时环和第二延时环，所述第一延时环和第二延时环均由FPGA逻辑门单元组成，所述第一延时环用于输入被测时间的脉冲信号，所述第二延时环用于输入参考时钟；

所述延时环逻辑门状态信息锁存模块由延时环状态信息同步锁定电路组成，且该延时环状态信息同步锁定电路由参考时钟同步驱动，用于同步锁存所述第一延时环和第二延时环中相应延时单元处的冗余状态信息，并对该冗余状态信息进行编码，以获取冗余状态信息时间序列；

所述冗余状态信息时间序列存储模块包括测量数据编码电路和存储单元，所述测量数据编码电路用于根据所述延时环内插器的测量数据以及冗余状态信息时间序列对冗余状态信息时间序列进行自然二进制编码和编码校准，以获取特征时间序列，并存储于所述存储单元中；

所述测量数据统计分析模块根据特所述延时环内插器的测量数据、特征时间序列以及所述延时环内插器的分辨率、冗余状态信息细分码元等效时间宽度计算时间测量结果。

作为进一步优选的，所述FPGA逻辑门单元中的FPGA逻辑门为具有进位链的逻辑门，所述FPGA逻辑门单元中的延时单元为多位加法器，每位加法器有设定的进位链资源。