[发明专利]包括堆叠的单独模块的半导体装置组件

说明书

本申请涉及一种包括堆叠的单独模块的半导体装置组件。一种半导体装置组件可以包括衬底，所述衬底包括多个外部连接。所述组件可以包括第一单独模块和第一结合焊盘。所述第一单独模块可以设置在所述衬底上，使得所述第一单独模块的第一侧面向所述衬底。在一些实施例中，所述第一单独模块通过所述第一结合焊盘电耦合到所述衬底的所述外部连接。所述组件可以包括包含多个横向侧的第二单独模块。所述第二单独模块可以设置在所述第一单独模块上方。在一些实施例中，所述第二单独模块的第一横向侧包括形成第一悬垂部分和第一凹槽的第一阶梯。在一些实施例中，所述第一结合焊盘与所述第二单独模块的所述第一凹槽垂直对齐。

技术领域

本公开总体上涉及半导体装置，并且更具体地涉及包括单独模块的多个堆叠(例如，单独可测试模块(ITM's))的半导体装置组件。

背景技术

封装的半导体装置(包括存储器芯片、微处理器芯片和成像器芯片)通常包括一或多个安装在衬底上的单独模块，这些模块被封闭在塑料保护罩中或被导热盖覆盖。结合焊盘可以电连接到保护罩外部的端子，以允许单独模块连接到更高级别的电路。

为了提供附加功能，可以向半导体装置组件添加附加的单独模块。一种包括附加的单独模块的方法涉及在衬底上方堆叠单独模块。图1示出了半导体装置组件100，其中间隔带和/或其它材料用于将单独模块彼此垂直间隔开(例如，在垂直于间隔带的平面的方向上)，以提供对单独模块104上的结合焊盘(例如，接触焊盘)的访问。如图所示，间隔带的宽度W1/横截面积(平行于间隔带的平面测量)小于单独模块104的宽度W2/横截面积，从而留下单独模块的暴露的一或多个接合焊盘108，用于通过一或多个焊线121引线结合连接到衬底101(例如，结合到衬底101的结合点120)，单独模块104定位在该衬底上。如图所示，间隔带105的使用导致一或多个单独模块104具有宽范围的高度H1。

一种促进单独模块到衬底的电连接并且减少间隔物可能需要的垂直空间的方法是将单独模块布置在一或多个叠瓦堆叠中，其中每个单独模块从下面的单独模块水平偏移，以留下单独模块的暴露的接触焊盘，该接触焊盘可以结合(例如，用焊线)到衬底上的相应的结合点(例如，结合指、结合焊盘或其它结合点)。这种叠瓦堆叠方法的缺点是，由于添加到堆叠中的每个附加的单独模块的悬垂量增加，并且在平行于衬底的方向上的尺寸相应的增加，因此可以以这种方式堆叠的单独模块的数量受到限制。

为了解决这种限制，单独模块的叠瓦堆叠可以包括以叠瓦方式布置的多组单独模块，并且是在相同的方向上偏移(例如，如图2中所示)或在相反的方向上偏移(如图3中所示)。在这一点上，图2示出了半导体装置组件200，其中衬底201上的单独模块的叠瓦堆叠210包括两组202和203的单独模块204，它们在相同的偏移方向上叠瓦，并且通过焊线221电连接到衬底201上的结合点220。如参照图2可以看出，第一组202的单独模块204的焊线221位于第二组203的悬垂区域211的下方，并且因此可能需要在第二组203的单独模块204堆叠在第一组202上方之前形成第一组的单独模块的焊线。此外，第二组203的最底部的单独模块204可能需要在第一组202的最顶部的单独模块204上面间隔足够的距离(例如，由较厚的管芯附接材料层205提供)以允许焊线221到其上。因此，这种布置的缺点包括由于叠瓦式布置而由单独模块204的叠瓦堆叠占据的大覆盖区(例如，在平行于衬底201的表面的方向上)。

在形成图3中所示的半导体装置组件中也存在类似的挑战，其中各组单独模块以相反的偏移方向叠瓦。在这一点上，图3示出了半导体装置组件300，其中衬底301上的单独模块的叠瓦堆叠310包括两组302和303的单独模块304，它们在相反的偏移方向上叠瓦，并且通过焊线321电连接到衬底301上的结合点320。如参照图3可以看出，第一组302的单独模块304的至少一些焊线321位于第二组303的悬垂区域311的下方，并且因此可能需要在第二组303的单独模块304堆叠在第一组302上方之前形成第一组的单独模块的焊线。因此，这种布置的缺点还包括由于叠瓦式布置而由单独模块304的叠瓦堆叠占据的大覆盖区(例如，在平行于衬底301的表面的方向上)。

发明内容