[发明专利]一种用于交换芯片地址存储及查找的快速并行电路及方法

说明书

本发明公开了一种用于交换芯片地址存储及查找的快速并行电路及方法，该电路包括MAC地址获取模块、DPV获取模块、HASH模块、SRAM存储模块和地址比较模块。本发明将MAC地址分为多组进行并行处理，以尽量少的硬件资源实现了高效能的二层交换地址表存储查找功能。本发明还设计了一种硬件电路由异或门和非门构成的11位并行快速Hash算法。该算法可以并行地将输入信号帧的物理MAC地址转换为11位的地址表查询地址，为减少哈希冲突且提高地址存储容量，本发明使用多个SRAM用于存储MAC地址，从而可快速准确地查询≥8192存储深度的地址表。采用该地址表查询算法的二层交换芯片可以实现线速交换，从而有效提高了所实现网络设备的性能。

技术领域

本发明属于有线通信技术领域，特别涉及一种用于交换芯片地址存储及查找的快速并行电路。

背景技术

在计算机网络中，数据链路层完成节点到节点的通信，二层以太网交换芯片属于数据链路层设备。MAC(Media Access Control)地址是在网络通信用来识别主机的标识。交换芯片的缓存中有一个MAC地址表，需要转发数据时，交换芯片会在地址表查询是否有与目的MAC地址对应的表项，如果有，交换芯片立即将数据报文往该表项中的转发端口发送；如果没有，交换芯片则会将数据报文以广播的形式发送到除了接收端口外的所有端口，尽最大能力保证目的主机接收到数据报文，即泛洪。

因此，对于以太网交换芯片来说，主要工作是根据收到数据帧中的目的MAC(MediaAccess Control)地址，对MAC地址表进行查找，把数据帧转发到相应的端口。交换芯片地址表的构建和维护决定了数据转发的方向和效率，MAC地址表的查表效率直接影响交换芯片的性能。在MAC地址的学习和查找中，地址表的结构和实现方法是问题的关键，设计地址表需要考虑以下几个基本因素:(1)查找速度。查找速度必须足够快以保证线速的转发，而线速转发是二层交换设备必须做到的。(2)一定的容量。目前的交换芯片地址表从4K-64K不等。(3)学习速度。学习速度没有强制的要求，但作为衡量设备性能的指标之一，能达到线速是最理想的。传统的MAC地址表处理机制主要采用软件的方式实现。随着以太网链路接口的速率从1Gb/s发展到10Gb/s及以上，基于软件的算法在速度上受到串行计算机系统的制约。

MAC地址表存储查找多基于HASH算法。HASH算法已被广泛应用于网络设备的地址表存储查找，但不同HASH算法在HASH冲突与实现复杂度方面存在差异，因此选择一个合适的HASH算法可以有效地降低交换芯片的实现复杂度，并减少交换芯片工作过程中的Hash冲突。许多不同的Hash算法提出并得到应用，这些算法或者注重工作速度或者注重消耗的逻辑资源，但其中多数算法仅仅是理论上的研究，难以采用硬件来实现。

发明内容

本发明的目的在于克服上述缺陷，提供一种用于交换芯片地址存储及查找的快速并行电路，将MAC地址分为多路进行并行处理，以尽量少的硬件资源实现高效能的二层交换地址表存储查找功能；本发明还提供了一种用于交换芯片地址存储及查找的方法，采用该地址表查询算法的二层交换芯片实现了线速交换，从而有效提高了所实现网络设备的性能。

为实现上述发明目的，本发明提供如下技术方案：

一种用于交换芯片地址存储及查找的快速并行电路，包括MAC地址获取模块、DPV获取模块、HASH模块、SRAM存储模块和地址比较模块；

MAC地址获取模块：从数据帧中读取源MAC地址或从全局寄存器中读出通过CPU配置的MAC地址，并输出至HASH模块和SRAM存储模块；

从数据帧中读取目的MAC地址，并输出至HASH模块和地址比较模块；

所述MAC地址获取模块≥3个，将MAC地址分成多路数据并行处理；

DPV获取模块：将源MAC地址或CPU配置MAC的交换端口记录为DPV向量，并输出至SRAM存储模块；