[发明专利]时间同步电路以及同步传感器数据的方法

权利要求书

1.一种时间同步电路，用于数字信号处理器DSP从生成独立传感器数据的多个传感器接收传感器数据，其特征在于，所述时间同步电路包括：处理器电路和时间偏差检测设备TDD，

所述处理器电路被配置为：

生成时间戳信息信号；以及

向每个传感器提供所生成的时间戳信息信号以同步每个传感器中的时间戳计数器；和

所述TDD被配置为：

从每个传感器接收传感器数据；

分析来自每个传感器的时间戳数据；

计算每个传感器之间的所述时间戳数据的时间偏差；

确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，所述来自第一传感器的传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；

确定所述时间偏差是否低于用于存储来自所述第一传感器的所述传感器数据的可用存储缓冲器的阈值，直到来自所述第二传感器的传感器数据包含与所述第一传感器的所述时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由所述DSP的处理器基本上彼此同时处理；以及

如果所述时间偏差超过所述阈值，则启动故障校正序列。

2.根据权利要求1所述的时间同步电路，其特征在于，所述故障校正序列包括：

生成中断信号；以及

向每个传感器发送配置数据。

3.根据权利要求2所述的时间同步电路，其特征在于，所述处理器电路被配置为在向每个传感器发送所述配置数据之后，生成第二时间戳信息信号，并向每个传感器提供所述第二时间戳信息信号以同步每个传感器中的所述时间戳计数器。

4.根据权利要求2所述的时间同步电路，其特征在于：

所述配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置所述传感器的采样率；改变所述传感器的时钟；或向所述TDD提供状态；并且

所述TDD被配置为：

基于所接收的状态确定故障原因；以及

根据所确定的故障原因向所述DSP或所述多个传感器中的至少一个传感器提供纠正措施。

5.根据权利要求1所述的时间同步电路，其特征在于，所述时间戳信息信号包括以下项中的至少一者：将每个时间戳计数器重置为零的脉冲信号，以及设置时间戳值。

6.根据权利要求1所述的时间同步电路，其特征在于，所述TDD包括：

多个阈值寄存器，其中每个阈值寄存器存储不同的预定阈值时间值；

多个比较电路，其中：

每个比较器的第一输入端耦接到来自所述多个阈值寄存器中的一个阈值寄存器的输出端；并且

每个比较器的第二输入端接收所述时间偏差，其中每个比较电路耦接到所述多个传感器之一并被配置为：

将所述时间偏差与所述阈值时间值中的一个阈值时间值进行比较；以及

传输对应于所述比较的结果的信号；

其中所述TDD被配置为基于来自所述多个比较电路中的任何比较电路的传输信号在所述DSP内实施电源管理单元的电源管理方案，以控制所述SRAM，所述SRAM包括多个SRAM帧缓冲器块，其中所述SRAM帧缓冲器块能够根据所述电源管理方案进入关闭状态、待机状态和休眠状态中的至少一者。