[发明专利]用于集成电路中的电压检测的电路和方法

说明书

一种电压检测电路，包括可调谐延迟电路，该可调谐延迟电路接收供应电压并且响应于输入信号而生成延迟信号。控制电路引起由可调谐延迟电路提供到延迟信号的延迟中的第一调整。错误检测电路响应于延迟信号相对于时钟信号的定时的改变而在错误信号中生成错误指示，该定时的改变由提供到延迟信号的延迟中的第一调整引起。控制电路响应于错误指示而引起由可调谐延迟电路提供到延迟信号的延迟中的第二调整。错误检测电路引起错误信号指示在延迟中的第二调整之后供应电压达到阈值电压。

技术领域

本公开涉及电子电路，并且更特别地，涉及用于集成电路中的电压检测的电路和方法。

背景技术

黑客（hacker）可以通过降低提供到集成电路的供应电压以创建电压毛刺（glitch）来尝试集成电路的电压窜改（tampering）。减少的供应电压可能引起集成电路中的电路违反定时（timing）要求，例如，如果由减少的供应电压引起的逻辑减慢（slow down）大于时钟信号的频率的减少，则引起定时故障。如果安全功能响应于电压窜改而失败，则安全逻辑可能被损害（compromise），潜在地允许从集成电路的安全区域窃取内容。

附图说明

图1示出了根据实施例的电压攻击检测电路的示例。

图2示出了根据实施例的图1的错误检测时序（EDS：error detectionsequential）电路的进一步细节。

图3是示出根据实施例的图1的电压攻击检测电路在错误检测模式期间可以执行的操作的示例的流程图。

图4是示出根据实施例的图1的有限状态机（FSM）控制器电路中的FSM的状态以及这些状态之间的进展的状态图。

图5A是示出根据实施例的由图1的电压攻击检测电路生成的各种信号的波形的示例的定时图。

图5B示出了根据实施例的在错误检测模式中供应电压可以如何相对于上阈值电压UTH和下阈值电压LTH变化的示例。

图6示出了根据实施例的图1的可调谐（tunable）延迟电路的示例。

图7示出了根据实施例的图6的可调谐延迟电路中的延迟单元电路的示例。

图8示出了根据实施例的包括电压攻击检测电路的集成电路（IC）管芯的示例的平面图的俯视图。

具体实施方式

根据一些实施例，可以使用可调谐延迟电路、错误检测时序电路和控制电路（其从与被监视和保护的逻辑电路相同的供应电压操作）来检测集成电路中的电压攻击。可调谐延迟电路延迟错误检测时序电路的输出信号以生成延迟信号（delayed signal）。可调谐延迟电路接收供应电压。控制电路响应于使能信号而引起对由可调谐延迟电路提供到延迟信号的延迟的第一调整。所述错误检测时序电路响应于延迟信号相对于时钟信号的定时的改变而在错误信号中生成错误的指示，所述定时的改变由提供到延迟信号的延迟中的第一调整中的至少一个引起。控制电路响应于错误信号中的错误的指示并且基于由控制输入指示的回归值而引起对由可调谐延迟电路提供到延迟信号的延迟的第二调整。在对延迟的第二调整之后，当供应电压已经达到阈值电压时，错误检测时序电路在错误信号中生成攻击指示。作为示例，可以通过从标称供应电压添加或减去基于控制输入确定的回归电压来计算阈值电压。

图1示出了根据实施例的电压攻击检测电路100的示例。图1的电压攻击检测电路100包括自校准可调谐复制电路（SC-TRC），如下面将进一步详细描述的。如图（FIG）1中示出的，电压攻击检测电路100包括有限状态机（FSM）控制器电路101、延迟配置电路102、可调谐延迟电路103、固定延迟电路104、反相器电路105、锁存器（latch）电路106、触发器（flip-flop）电路107和异或（XOR）逻辑门电路108。锁存器电路106、触发器电路107和异或逻辑门电路108是错误检测时序（EDS）电路110的一部分。