[发明专利]一种引脚短路检测电路及检测方法

说明书

一种引脚短路检测电路，包括，控制开关、引脚电位控制电路，所述控制开关，其设置在芯片内部模块与芯片外部引脚之间，控制所述芯片内部模块与芯片外部引脚的断开或连接；所述引脚电位控制电路，其与芯片外部引脚相连接，对芯片外部引脚的电位进行控制。本发明还提供一种引脚短路检测方法，在芯片封装后的模组生产阶段，可快速准确地筛选出存在引脚短路异常的模组，提高了芯片生产的效率和成品率。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种集成电路的检测电路及检测方法。

背景技术

在集成电路(芯片、IC)制造生产过程中，会出现如功能异常或性能不达标的不合格产品。对于不合格的产品，需要尽早地筛选出来，筛选越早，生产成本就会越低，影响越小，如果在终端产品生产时才发现集成电路异常，会导致整个终端设备的损坏或废弃。

现有集成电路制造生产过程，晶圆(wafer)阶段，会进行晶圆测试(circuitprobing，CP测试)，在晶圆制造完成后，对晶圆所包含的每一个裸芯片(die)进行电性测试和/或功能测试，从而将不符标准或已经毁损的裸芯片挑出，使被挑出的裸芯片不用继续进行后续的芯片封装和FT(fuctional test，功能测试)测试，达到降低成本之目的；在模组阶段，会进行封装后测试，进行芯片的筛选流程(FT卡控)。在CP阶段，通常可以对芯片所有引脚进行测试，能够很好地卡控不良产品。而在模组阶段，受限于模组形态或测试成本，很难对所有引脚(pin脚)进行电压/电流测试，通常的筛选策略是读取芯片状态、测试芯片总电流、卡控芯片输出数据等。

现有的芯片封装类型较多，如：BGA封装(球栅网格阵列封装)、LGA封装(平面网格阵列封装)、QFN封装(方形扁平无引脚封装)、COF封装(卷带式覆晶薄膜封装)、COG封装(芯片被直接绑定在玻璃上)等。在模组制造过程中，由于封装、绑定(bonding)等原因会造成引脚短路，如图11所示。

对于对功能影响较大的引脚短路，可通过全芯片电流、采集图像等方式进行筛选；但有些引脚短路影响不易直接筛选，比如两个引脚输出电压相近，短路只一定程度降低性能，不会影响功能；或者短路的引脚只在特性模式下才会触发不良，而FT量产测试中基于成本的考虑，无法包含所有模式。

现有芯片的筛选，通常采用增加卡控性能的方式进行筛选，由于阈值很难进行把控，往往导致筛选不充分或误筛，而且测试时间长，效率低。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种引脚检测电路及检测方法，在芯片内部，在每个需要检测外部短路的引脚上，增加一个检测电路，在芯片上电后对外部的引脚进行短路检测，进行封装后芯片的筛选。

为实现上述目的，本发明提供的一种引脚短路检测电路，包括，控制开关、引脚电位控制电路，其中，

所述控制开关，其设置在芯片内部模块与外部引脚之间，控制所述芯片内部模块与外部引脚的断开或连接；

所述引脚电位控制电路，其与芯片引脚相连接，对芯片引脚的电位进行控制。

进一步地，所述引脚电位控制电路，还包括，上拉开关和下拉开关，其中，

所述上拉开关，设置在电源正极和芯片引脚之间；所述下拉开关，设置在电源负极和芯片引脚之间。

进一步地，所述引脚电位控制电路，还包括，第一与门、第一反相器、第一晶体管、第二反相器、第二与门，以及第二晶体管，其中，

所述第一与门的一个输入端、所述第二反相器的输入端连接控制信号；所述第一与门的另一个输入端连接使能信号；

所述第一与门的输出端通过所述第一反相器连接所述第一晶体管的栅极；

所述第一晶体管的源极与电源正极相连接，其漏极与所述第二晶体管的漏极相连接，并连接到芯片引脚；